A64 malo teorije...

[byMaX]

Jasno je da je... Uros u pravu?

As the built-in memory controller operates at processor frequency, the clock frequency of the AMD Opteron processor can be considered the frequency of its front-side bus.

 

[delimir]

Jasno je da je... Uros u pravu?

As the built-in memory controller operates at processor frequency, the clock frequency of the AMD Opteron processor can be considered the frequency of its front-side bus.

E, od svih citata ti si odabrao onaj nejneocigledniji.

Procitaj thread do kraja pre nego sto postujes. Otprilike je tako.

 

[byMaX]

Cekaj, ako se njih dvojica uglavnom raspravljaju oko toga (a procitao sam tred, nema potrebe da stajes na neciju stranu, veliki su oni momci 🙂) da li memorijski kontroler radi na frekvenciji CPU-a, odnosno da li se takt generator za mem. ctrl. nalazi na ploci ili u CPU-u, onda recenica As the built-in memory controller operates at processor frequency... resava stvar, pogotovo sto se radi o zvanicnom AMD-ovom F.A.Q-u, kako si sam rekao. Jedino, ako se Opteron i A64 u ovome razlikuju, sto je i moguce, s obzirom da se S940 ploce razlikuju od S939 ploca...

 

[delimir]

Cekaj, ako se njih dvojica uglavnom raspravljaju oko toga (a procitao sam tred, nema potrebe da stajes na neciju stranu, veliki su oni momci 🙂) da li memorijski kontroler radi na frekvenciji CPU-a, odnosno da li se takt generator za mem. ctrl. nalazi na ploci ili u CPU-u, onda recenica As the built-in memory controller operates at processor frequency... resava stvar, pogotovo sto se radi o zvanicnom AMD-ovom F.A.Q-u, kako si sam rekao. Jedino, ako se Opteron i A64 u ovome razlikuju, sto je i moguce, s obzirom da se S940 ploce razlikuju od S939 ploca...

Ups...Izvini. Mislio sam da si citirao onaj prvi post. Ja sam izgleda bio brzoplet 😉

Da postoji i ta mogucnost tj. da ima razlike medju Opteronom i A64 po tom pitanju.

 

[delimir]

Ustvari ne postoji mogucnost...

Each AMD64 processor includes a DDR memory controller that can control 4 or more
DDR DIMMs. Memory performance is improved for the following reasons:
• The memory controller functions at CPU clock speeds and is not limited to the
speed of the front-side bus.
• Best-case memory latency is significantly reduced when compared to nonintegrated
memory controller designs.

 

[byMaX]

Da si me "napushio" sad bih ocekivao izvinjenje, ali si covek gospodin, imas stila. Sad da cujemo Nedju... 🙂

 

[byMaX]

Mnogi grese, kada tvrde da integ. mem. ctrl. radi na istom taktu kao i procesor. To nije tacno. On radi na 200 (ili 166/133/100) MHz, a moze i na visim taktovima, sto mnogi SINHRONI rezultati potvrdjuju. Za sada prosek je tu negde oko 250-270 MHz sa Winchom. Venice to treba jos da podigne i da otvori put ka Sinhronih 333 MHz, na koliko ce raditi sledeca znacajnija revizija sezdesetcetvorke, koja ce podrzavati DDR2-667 (takt od 333 MHz)

***************************

No, glavna poenta ovde je takt mem. kontrolera! Zdravom logikom se da zakljuciti da je on 200 MHz PO DEFAULTU! Dokumentacija kaze da on OFICIJELNO moze da radi i na 100/133/166. Naravno ovo vazi kad se ne overklokuje! Iskustva ljudi sa foruma (primer [Manche]) pokazuju da Winchesterov mem. kontroler moze da se nashiba i na 270 MHz u DualChannelu (NewCastle ima u proseku manji domet)!
Kada se overklokuje asinhrono, ono sto se zapravo desava jeste da se takt memorijske magistrale podize, a takt kontroler na samoj ploci podesava takt memorijskog kontrolera u zavisnosti od delioca koji je fixan i zavisi od procesora do procesora.
Pa upitajte se samo po kojoj logici bi memorijski kontroler mogao da radi na 2+ GHz?!

*************************

Jedno je frekvencija memorijskog kontrolera, drugo je frekvencija memorijske magistrale. obe zavise od kontrolerske logike koja upravlja takt generatorom i one mogu biti asinhrone. Magistrala moze i preko 300 MHz, ali kontroler tesko preko 260-270 MHz...

Ostaje jedino stvar u tome da se vas dvojica niste slozili oko toga da li je takt generator u procesoru ili je na ploci (ti tvrdis na ploci i u procesoru, a Uros samo na ploci).Znaci, Nedjo, ako rekapituliramo sta si rekao, videcemo da kazes da radi po defaultu na 200 (ili manje), ali moze sinhrono 260-270. To si pomenuo par puta. I da newcastle ne moze toliko ( u proseku). Dacu ti linkove na forume i testove ljudi koji su NC i Winchester terali na 300 sinhrono. Tada je memorijski kontroler RADIO na 300 MHz (sto videsmo u citatima oficijelnih PDF-ova). Evo danas i ova ploča, jeli (you, lucky son of a... 😀), MSI NF4 SLI (Diamond) je isla na 1T, 1:1 (sinhrono) na 275 sa Urosevim winnie-jem. Moj bi verovatno mogao i vise (Ona tzv "Hardcore" memorija, sto je i Mancha ima, ne moze vise od toliko u proseku), a ogranicavala nas je i memorija. Asinhrono, ploca i nije htela vise, za razliku od ASUS-a, koji asinhrono hoce na 310, a sinhrono jedva preko 240 (ocigledno bios issue, kao i kod takodje danas testiranog Gigabyte-a nF4 SLI) na 1T i preko 260 @2T (obe ploce nece otprilike preko istih magistrala, dok MSI hoce!).

Pozdrav!

 

[Bozza Bench]

Auuuu kakav blam!!! Toliko neznanje iskazano od nasih eminentnih novinarskih pera je zasluzilo paznju i svakako sticky da svaki sledeci put kada nesto strucno zele da objasne, prvo se podsete na ovaj thread i da tri puta provere ono sto ce reci najsirem auditorijumu!!!

Nedjo: Prvo i sustinski najvaznije, MORAS da pravis razliku izmedju memorijskog kontrolera i memorije. To su dva fizicki odvojena uredjaja pri cemu memorijski kontroler je upravljacki uredjaj koji kontrolise i regulise rad sistemske memorije (u ovom slucaju SDRAM DDR). Ti si ova dva uredjaja u svom izlaganju poistovetio sto je tvoje izlaganje ucinilo pogresnim. Integrisani memorijski kontroler u sam AMD A64 procesor ima za posledicu da memorijski kontroler radi NA PUNOJ BRZINI PROCESORSKOG JEZGRA!!! Memorijski kontroler je taj koji neposredno odredjuje radnu frekvenciju sistemske memorije u skladu sa njenim radnim specifikacijama. Shodno ucestanosti radnog takta CPU clock generatora (sto se cesto naziva HTT, FSB, CPU Bus itd..) a u skladu sa radnim specifikacijama tj. memorijskim setovanjima, memorijski kontroler odlucuje da li ce sistemska memorija raditi u sinhronom ili asinhronom rezimu rada! Integrisani memorijski kontroler u Athlon A64 procesore podrzava 64-bitne DDR memorijske module koji rade na 100,133,166 i 200MHz. To je kljucna tacka gde si ti pogresio i poistovetio sistemsku memoriju sa integrisanim memorijskim kontrolerom!

Urose: Citajuci puno raznih tehnickih specifikacija upao si u matrix! To je dovelo do toga da si par puta u toku ovog thread-a izvalio par notornih gluposti. To je posledica toga sto jednostavno nisi usao u materiju "do kraja" pa si poceo da baratas poluispravnim informacijama a to neminovno vodi u fatalne greske. Onaj grafikon koji si okacio je tragikomican. Predpostavljam da si ga sam pravio ili onaj od koga si ga uzeo nije pri zdravoj pameti. Sustina je da si sve pobrkao. Ona strelica koja pokazuje vezu na 2GHz izmedju memorijskog kontrolera i sistemske memorije je na totalno pogresnom mestu i treba da se nalazi izmedju HTT kontrolera i chipseta jer je to ucestanost kojom komuniciraju ovi uredjaji (nForce 3 Ultra). HTT 5X200MHz =1GHz po jednom 16-bitnom linku a posto se komunikacija obavlja ISTOVREMENO U OBA SMERA to znaci da se komunikacija izmedju ova dva uredjaja obavlja na brizini od 2GHz. Prema tome tvoja konstatacija da se procesor obraca sistemskoj memoriji na ucestanosti od 2GHz je cista vizionarska pretpostavka (da ne upotrebim malo grublji pojam)!!! Kamo lepe srece ali to je daleka buducnost!!!
I molim te samo procitaj tvoju recenicu i konstataciju u kojoj sam sebe demantujes u istoj recenici: by Uros "Memorijski kontroler radi na istoj frekvenciji kao i procesor (recimo 2Ghz), pa se zahtevi tom ucestanoscu salju i memoriji. Medjutim, na taj nacin je raskinuta veza izmedju memorije i takt generatora u cipsetu, pa se brzina memorije odredjuje uz pomoc memorijskog DELIOCA (200,166,133,100) koji generise memorijski kontroler." Bicu slobodan da predpostavim da si mislio da ti zahtevi ucestanosti na 2GHz ne stizu do sistemske memorije jer prvo dolaze do memorijskog kontrolera koji pak ni u kom slucaju ne komunicira na 2GHz sa sistemskom memorijom vec pomocu unapred definisanih delioca smanjuje brzinu komunikacije na brzine definaisane radnim specifikacijama sistemske memorije. Znaci i da si dobro mislio ocajno si formulisao misao, koja je jos dodatno iskrivljena konstatacijom na grafikonu da sistemska memorija i memorijski kontroler komuniciraju fiksnom ili maksimalnom brzinom od 2GHz..katastrofa. Mogu jedino procesorsko jezgro i memorijski kontroler da komuniciraju na 2GHz pod PREDPOSTAVKOM da CPU radi na frekvenciji od 2GHz! Jednostavno ti si pomesao babe i zabe!

Sto se tice programabilnih logickih uredjaja (PLL-ova) bolje da ih ne spominjes ako ne znas cemu sluze. Nedja je isto u teskom zbunu jer nikako ne moze da prihvati cinjenicu da i HTT kontroler radi na punoj brzini procesorskog jezgra! A jedina istinita cinjenica jeste da i HTT kontroler radi na brzini procesora! Upravo tu i lezi uloga PLL-ova koji brzinu HTT kontrolera smanjuju na unapred definisanih HTT 1x (200MHz) pa puta "HT frequency" (1X,2X,3X,4X ili5X). Na HTT linku nalaze se dva PLL-a jedan u procesoru i jedan na ploci "ispred" chipseta kako bi se usaglasila njihova komunikacija! Kao sto mozete videti sustina i slicnost nacina na koji funkcionisu memorijski i HTT kontroler je iznenadjujuca 🙂 Sve je savrseno jednostavno samo ne treba praviti suvisne kombinacije u Vasim glavicama.

Lukija je lepo primetio i ispravno zakljucio uzajamnu zavisnost brzine rada: memorijskog kontrolera i procesorskog jezgra, na osnovu istih memorijskih parametara i razlicitog CPU clock multiplikatora. Razlika u korist veceg multiplikatora pri potpuno identicnim setovanjima parametra rada sistemske memorije ide i do 5000MB/s u Sandri na primeru Winni-ja 270X8 na stetu 270X7. Sto ukazuje na direktnu zavisnost brzine rada procesora i sistemske memorije. To ranije nije bio slucaj jer je memorijski kontroler u chipsetu radio na brzini FSB-a a ne procesora te otuda i nije postojao uticaj CPU multiplikatora!

Delimiru i Max-u sledi ukor, jer su pokazali nesigurnost. Delimir je radio i test A64 procesora i vidi se da nije ulazio u materiju koja mu nije bila jasna sto je svakako bolje nego da je usao u "zivo blato". Takodje i mnogi strani sajtovi izbegavaju ovu temu i vise vole da naglabaju o trzisnim implikacijama i broju nozica na procesoru :smash:

Sve u svemu AMD je sa A64 napravio veliki iskorak u dizajnu procesora, ali to ce svakako imati trzisne posledice jer vec na nivou Winchester jezgra on ima realnu potrebu za brzim memorijskim standardom. Medjutim svaki novi procesor sa podrskom za brzi memorijski standard podrazumeva novi memorijski kontroler tj. procesorski Socket a Intel je to ipak ostavio u okviru chipseta i svesno zrtvovao brzinu!

 

[drfedja]

Urose, pre nego sto bilo sta okacis dobro prouci materiju! Nije klok generator u NB-u, sto se na tvojoj slici lepo vidi! Postoji PLL na ploci, ali postoji i u procesoru!
I ti Fedja se konsultuj sa literaturom 😉


http://www.amd.com/us-en/Processors/TechnicalResources/0,,30_182_739_7203,00.html

Koliko literatura kaze, postoje PLL IC kola za generisanje klok signala u procesoru, t.j. za njegov mnozilac u odnosu na PLL IC koji dobija od klok generatora sa maticne ploce. Postoje isto tako klok gen i na maticnoj ploci, i to za PCI, AGP itd....
PLL IC u procesoru generise takt memorije putem delioca. Interni northbridge, Crossbar Xbar, interfejs izmedju jezgra procesora i memorijskog kontrolera radi na brzini procesora od 2 i nesto ghz. Nigde u ovim PDF-ovima nisam procitao da deo procesora zvani memorijski kontroler radi na brzini memorije.

 

[drfedja]

Ostaje jedino stvar u tome da se vas dvojica niste slozili oko toga da li je takt generator u procesoru ili je na ploci (ti tvrdis na ploci i u procesoru, a Uros samo na ploci).Znaci, Nedjo, ako rekapituliramo sta si rekao, videcemo da kazes da radi po defaultu na 200 (ili manje), ali moze sinhrono 260-270. To si pomenuo par puta. I da newcastle ne moze toliko ( u proseku). Dacu ti linkove na forume i testove ljudi koji su NC i Winchester terali na 300 sinhrono. Tada je memorijski kontroler RADIO na 300 MHz (sto videsmo u citatima oficijelnih PDF-ova). Evo danas i ova ploča, jeli (you, lucky son of a... 😀), MSI NF4 SLI (Diamond) je isla na 1T, 1:1 (sinhrono) na 275 sa Urosevim winnie-jem. Moj bi verovatno mogao i vise (Ona tzv "Hardcore" memorija, sto je i Mancha ima, ne moze vise od toliko u proseku), a ogranicavala nas je i memorija. Asinhrono, ploca i nije htela vise, za razliku od ASUS-a, koji asinhrono hoce na 310, a sinhrono jedva preko 240 (ocigledno bios issue, kao i kod takodje danas testiranog Gigabyte-a nF4 SLI) na 1T i preko 260 @2T (obe ploce nece otprilike preko istih magistrala, dok MSI hoce!).

Pozdrav!

Problem oko toga sto memorije nece asinhrono da rade na istom ili vecem taktu nego sinhrono lezi u tome da BIOS prilikom setovanja na DDR333 za memoriju, automatski podesi ostrije - zategnutije alfa tajminge. Asinhrono itekako moze da se potera memorija, samo sa A64 tweakerom.

 

[delimir]

Empirijski bi se moglo utvrditi da li kontroler radi na taktu procesora, kada bi bio omogucen asihroni rad memorije iznad takta HTT-a. Ako bi npr. u DDR500 modu, pri taktu HTT-a od 200 MHz dobili visi transfer od ~6400 MB/s (teorisjka vrednost u praxi, kao sto smo probali oko 5900 MB/s) imali bi i taj empriijski dokaz. Medjutim, to je trenutno neizvodljivo postici. Ja sam se ponadao kada sam video ASUS SLI plocu (ima opcije DDR500, DDR600 i sl) da je to moguce nekako iztvikovati, ali je ipak bila rec o predefinisanim O/C sinhronim profilima (u DDR500 modu je i HTT 250).

 

[delimir]

Delimiru i Max-u sledi ukor, jer su pokazali nesigurnost. Delimir je radio i test A64 procesora i vidi se da nije ulazio u materiju koja mu nije bila jasna sto je svakako bolje nego da je usao u "zivo blato". Takodje i mnogi strani sajtovi izbegavaju ovu temu i vise vole da naglabaju o trzisnim implikacijama i broju nozica na procesoru :smash:

Sve u svemu AMD je sa A64 napravio veliki iskorak u dizajnu procesora, ali to ce svakako imati trzisne posledice jer vec na nivou Winchester jezgra on ima realnu potrebu za brzim memorijskim standardom. Medjutim svaki novi procesor sa podrskom za brzi memorijski standard podrazumeva novi memorijski kontroler tj. procesorski Socket a Intel je to ipak ostavio u okviru chipseta i svesno zrtvovao brzinu!

To je bio test Winchester-a? Bice uskoro predjenje A64 S754 i S939 procesora, pa eto prilike da se jos detaljnije isprica "The Neverending Story". Sto se tice memorijskih delioca i slicnih stvari o tome sam pisao jos pre testa Winchestera. U novom Digital!-u bi trebalo da izadje text u kome je sublimirano (naravno na nacin koji je pitak za citaoce, nadam se...) sve ovo o cemu pricamo. Ako bude interesovanja mozda bude i na sajtu, ali prvo Sempron 3100+ i Socket 939 vs 754. Ako u medjuvremenu ne uleti neka ploca ili notebook...

Inace, jako je lepo kada se sedi u publici i traze se tudje greske. To je najlaske - kao i u politici. Bilo je veoma lako kritikovati i praviti vlade u hladovini, ali sada bulja zvace gatje kada su kriticari na vlasti. A vidim pljuste i sankcije 🙂

Naravno, pravo citalaca je da (dobronamerno) kritikuju. Ne vidim zasto stoji: "Delimiru i Maxu sledi ukor, jer je Delimir radio test procesora". Pa nije mi Maxa drzao svecu iznad ploce i procesora. Koje veze ima Max sa time. Ili ono, ajde da ubacimo sve redom. Ajde Delimir, njegova baba, pokojni deda i komsinica zasluzuju ukor.

 

[drfedja]

Lukija je lepo primetio i ispravno zakljucio uzajamnu zavisnost brzine rada: memorijskog kontrolera i procesorskog jezgra, na osnovu istih memorijskih parametara i razlicitog CPU clock multiplikatora. Razlika u korist veceg multiplikatora pri potpuno identicnim setovanjima parametra rada sistemske memorije ide i do 5000MB/s u Sandri na primeru Winni-ja 270X8 na stetu 270X7. Sto ukazuje na direktnu zavisnost brzine rada procesora i sistemske memorije. To ranije nije bio slucaj jer je memorijski kontroler u chipsetu radio na brzini FSB-a a ne procesora te otuda i nije postojao uticaj CPU multiplikatora!

To sto si rekao ne mora da bude apsolutno tacno. Naime, broj zahteva za radom sa memorijom raste sa porastom takta procesora, s' tom razlikom sto kod A64 taj skok performansi je mnogo linearniji prilikom promene mnozioca nego sto je to kod drugih platformi. Naime Duron na 1000 na FSB-u od 200 Mhz ima protok samo 2600 MB/s u Sandri, a Athlon XP na 2 Ghz ima oko 3000 MB/s, na istoj magistrali sa istom plocom i memorijom.
S' druge strane A64 3000+ S939 ima 5500 MB/s a 3800+ ima oko 6000 MB/s za samo 400 Mhz razlike ili 20% povecanja takta.
Ono sto je bitno naglasiti je to da latencija izmedju procesora i memorije se minimalno povecava sa povecanjem mnozioca procesora. E to je zbog integrisanog memorijskog kontrolera, koji radi na taktu procesora.

 

[delimir]

Auuuu kakav blam!!! Toliko neznanje iskazano od nasih eminentnih novinarskih pera je zasluzilo paznju i svakako sticky da svaki sledeci put kada nesto strucno zele da objasne, prvo se podsete na ovaj thread i da tri puta provere ono sto ce reci najsirem auditorijumu!!!

Nedjo: Prvo i sustinski najvaznije, MORAS da pravis razliku izmedju memorijskog kontrolera i memorije. To su dva fizicki odvojena uredjaja pri cemu memorijski kontroler je upravljacki uredjaj koji kontrolise i regulise rad sistemske memorije (u ovom slucaju SDRAM DDR). Ti si ova dva uredjaja u svom izlaganju poistovetio sto je tvoje izlaganje ucinilo pogresnim. Integrisani memorijski kontroler u sam AMD A64 procesor ima za posledicu da memorijski kontroler radi NA PUNOJ BRZINI PROCESORSKOG JEZGRA!!! Memorijski kontroler je taj koji neposredno odredjuje radnu frekvenciju sistemske memorije u skladu sa njenim radnim specifikacijama. Shodno ucestanosti radnog takta CPU clock generatora (sto se cesto naziva HTT, FSB, CPU Bus itd..) a u skladu sa radnim specifikacijama tj. memorijskim setovanjima, memorijski kontroler odlucuje da li ce sistemska memorija raditi u sinhronom ili asinhronom rezimu rada! Integrisani memorijski kontroler u Athlon A64 procesore podrzava 64-bitne DDR memorijske module koji rade na 100,133,166 i 200MHz. To je kljucna tacka gde si ti pogresio i poistovetio sistemsku memoriju sa integrisanim memorijskim kontrolerom!

Pa ne bih se slozio. Naravno da svako razlikuje memorijski kontroler i memoriju (umestnost objasnjavanja ociglednog, jos jednom na delu...). Nije Nedjo poistovetio te dve stvari, vec njihove brzine to se jasno vidi iz njegovih postova. Ipak, Nedjo dosta prati tu tematiku - vise od mnogih koji pisu o toj temi.

 

[drfedja]

Empirijski bi se moglo utvrditi da li kontroler radi na taktu procesora, kada bi bio omogucen asihroni rad memorije iznad takta HTT-a. Ako bi npr. u DDR500 modu, pri taktu HTT-a od 200 MHz dobili visi transfer od ~6400 MB/s (teorisjka vrednost u praxi, kao sto smo probali oko 5900 MB/s) imali bi i taj empriijski dokaz. Medjutim, to je trenutno neizvodljivo postici. Ja sam se ponadao kada sam video ASUS SLI plocu (ima opcije DDR500, DDR600 i sl) da je to moguce nekako iztvikovati, ali je ipak bila rec o predefinisanim O/C sinhronim profilima (u DDR500 modu je i HTT 250).

A kakve direktne veze ima HTT link sa memorijskim kontrolerom ?
Empirijski moze da se utvrdi da li mem.cntrlr radi na taktu procesora promenama mnozioca i testiranjem latencije i memorijskog protoka. Na 1800 Mhz sa deliocem 1/9 i mnoziocem 9xHTT, latencija je oko 96 ciklusa, a protok oko 5500 MB/s.
Ako podignes mnozioc na 11xHTT na recimo 3500+ proceoru, imaces latenciju na memoriji za 512 bajtova nekih 100 ciklusa a protok oko 5900MB/s. Dakle povecanje latencije je 5%, a povecanje takta procesora je 33%. To sugerise da je mem. cntrlr. u procesoru. Da je kontroler na taktu od 200 Mhz latencija bi bila mnogo veca, a protok nesto malo veci nego na 1800 Mhz.
Probaj na AXP pa ces da vidis.
Drugo, HTT i memorija nisu ni u kakvoj sinhrono/asinhronoj direktnoj korelaciji.
HTT je link sa svojim klok generatorom na ploci, CPU ima svoj i mnozilac u sebi, a memorijski kontroler koji radi na taktu procesora ima svoj delilac za memoiju, pa sa 1/10 deliocem, komunicira sa meorijom na svakom desetom ciklusu.

 

[genijalcin@23]

Urose: Citajuci puno raznih tehnickih specifikacija upao si u matrix! To je dovelo do toga da si par puta u toku ovog thread-a izvalio par notornih gluposti. To je posledica toga sto jednostavno nisi usao u materiju "do kraja" pa si poceo da baratas poluispravnim informacijama a to neminovno vodi u fatalne greske. Onaj grafikon koji si okacio je tragikomican. Predpostavljam da si ga sam pravio ili onaj od koga si ga uzeo nije pri zdravoj pameti. Sustina je da si sve pobrkao. Ona strelica koja pokazuje vezu na 2GHz izmedju memorijskog kontrolera i sistemske memorije je na totalno pogresnom mestu i treba da se nalazi izmedju HTT kontrolera i chipseta jer je to ucestanost kojom komuniciraju ovi uredjaji (nForce 3 Ultra). HTT 5X200MHz =1GHz po jednom 16-bitnom linku a posto se komunikacija obavlja ISTOVREMENO U OBA SMERA to znaci da se komunikacija izmedju ova dva uredjaja obavlja na brizini od 2GHz. Prema tome tvoja konstatacija da se procesor obraca sistemskoj memoriji na ucestanosti od 2GHz je cista vizionarska pretpostavka (da ne upotrebim malo grublji pojam)!!! Kamo lepe srece ali to je daleka buducnost!!!
I molim te samo procitaj tvoju recenicu i konstataciju u kojoj sam sebe demantujes u istoj recenici: by Uros "Memorijski kontroler radi na istoj frekvenciji kao i procesor (recimo 2Ghz), pa se zahtevi tom ucestanoscu salju i memoriji. Medjutim, na taj nacin je raskinuta veza izmedju memorije i takt generatora u cipsetu, pa se brzina memorije odredjuje uz pomoc memorijskog DELIOCA (200,166,133,100) koji generise memorijski kontroler." Bicu slobodan da predpostavim da si mislio da ti zahtevi ucestanosti na 2GHz ne stizu do sistemske memorije jer prvo dolaze do memorijskog kontrolera koji pak ni u kom slucaju ne komunicira na 2GHz sa sistemskom memorijom vec pomocu unapred definisanih delioca smanjuje brzinu komunikacije na brzine definaisane radnim specifikacijama sistemske memorije. Znaci i da si dobro mislio ocajno si formulisao misao, koja je jos dodatno iskrivljena konstatacijom na grafikonu da sistemska memorija i memorijski kontroler komuniciraju fiksnom ili maksimalnom brzinom od 2GHz..katastrofa. Mogu jedino procesorsko jezgro i memorijski kontroler da komuniciraju na 2GHz pod PREDPOSTAVKOM da CPU radi na frekvenciji od 2GHz! Jednostavno ti si pomesao babe i zabe!

Nisam nista pomesao, vec se lose izrazio. Da je katastrofa napisano, jeste, jer sam sve hteo da kazem u jednom cugu, a i Nedjo me je iznervirao. Ovo je samo forum, dolazim ovde da se odmorim malo od posla i ako mogu pomognem, a ne da vodim licne ratove i upustam se u neka prepucavanja. Drugo je posao, a drugo forum...Zar ne?

Dakle, sustina svega ovoga je da integrisani memorijski kontroler radi na procesorskoj frekvenciji. Kao argument sam koristio latencije i tu se nisam odnosio na one od memorije, vec arbitrarne, odnosno one na nivou chipset-a. Svaka virtualna adresa se mora "prevesti" u fizicku adresu i na to se svodi funkcija memorijskog kontrolera. To podrazumeva nekoliko decoding faza za cije je izvrsavanje potrebno nekoliko ciklusa, sto znaci da je od kriticne vaznosti operativna frekvencija samog kontrolera. Iz ovoga je jasno da kontroler RADI na procesorskoj frekvenciji, a u prilog celoj prici idu izmerene latencije u raznim benchmark programima.

Onaj diagram koji sam postovao, nasao sam na vec spomenutom www.cpuid.com i takvu sam je postovao i ovde. Primetio si da je na njoj, magistrala izmedju kontrolera i memorije 2 Ghz, sto naravno nije tacno. [greska] NIsam preterano obracao paznju na nju [/greska]. Video si takodje da sam rekao da se procesor memoriji obraca ucestaloscu od 2 Ghz. Izvinjavam se na takvoj formulaciji, posto je skroz nerazumljiva, ali je opet poenta toga bila da kontroler radi na CPU taktu.

Sto se tice programabilnih logickih uredjaja (PLL-ova) bolje da ih ne spominjes ako ne znas cemu sluze.

[off topic]Sto se tice PLL-ova (Maxo, gledaj ovde sta pisem, nemoj da se ponavljam, posto si ti opet nesto pobrkao)...PLL koliko ja znam nije uredjaj, vec oscilatorno kolo, ciju sustinu cine fazni detektori...[/off topic]

Vec je receno u drugom threadu da se u procesoru nalazi jedan clock generator koji sluzi za generisanje izlaznih frekvencija u rasponu od 33 do 66 Mhz. Dokumentacija je prilicna stura, a Lukija je naveo da je u njoj primetio pin koji dobija neku ulaznu frekvenciju HT-a...Dakle, sigurno postoji i jos jedan PLL na samoj ploci (ja rekao chipsetu, ali dobro) - nista sporno, posto je on oduvek postojao i generisao frekvenciju eksterne magistrale (FSB). Medjutim, FSB je sada zamenio HT link iz ociglednih razloga.

Nedja je isto u teskom zbunu jer nikako ne moze da prihvati cinjenicu da i HTT kontroler radi na punoj brzini procesorskog jezgra! A jedina istinita cinjenica jeste da i HTT kontroler radi na brzini procesora! Upravo tu i lezi uloga PLL-ova koji brzinu HTT kontrolera smanjuju na unapred definisanih HTT 1x (200MHz) pa puta "HT frequency" (1X,2X,3X,4X ili5X). Na HTT linku nalaze se dva PLL-a jedan u procesoru i jedan na ploci "ispred" chipseta kako bi se usaglasila njihova komunikacija! Kao sto mozete videti sustina i slicnost nacina na koji funkcionisu memorijski i HTT kontroler je iznenadjujuca 🙂 Sve je savrseno jednostavno samo ne treba praviti suvisne kombinacije u Vasim glavicama.

ne znam o kojem HTT kontroleru ti pricas??? HyperTransport je packet-based I/O link, implementiran u dva point-to-point unidirekcionalna signala. Nominalno sluzi za povezivanje dva uredjaja. Koristi se u razne svrhe....

Lukija je lepo primetio i ispravno zakljucio uzajamnu zavisnost brzine rada: memorijskog kontrolera i procesorskog jezgra, na osnovu istih memorijskih parametara i razlicitog CPU clock multiplikatora. Razlika u korist veceg multiplikatora pri potpuno identicnim setovanjima parametra rada sistemske memorije ide i do 5000MB/s u Sandri na primeru Winni-ja 270X8 na stetu 270X7. Sto ukazuje na direktnu zavisnost brzine rada procesora i sistemske memorije. To ranije nije bio slucaj jer je memorijski kontroler u chipsetu radio na brzini FSB-a a ne procesora te otuda i nije postojao uticaj CPU multiplikatora!

Ovo si dobro rekao, tj. Lukija je dobro rekao, u drugoj sobi postovao lepo objasnjenje, a ja ga preneo ovde...

Da si me "napushio" sad bih ocekivao izvinjenje, ali si covek gospodin, imas stila. Sad da cujemo Nedju...

Ne treba on meni da se izvinjava, vec svojim citaocima i samom sebi. Ovim postovima je opet pokazao clanovima ovog foruma kakav je kao covek, a kao i urednik jednih novina...

...

Ja bih ti savetovao da uzmes neku knjigu u ruke, krenes da ucis i manes se corava posla - citaj, cackanja meckine p****...Takodje bih te zamolio da ne spominjes mog (moje) urednike i druge redakcije i posvetis se svom "dvoristu"...

 

[Bozza Bench]

...Inace, jako je lepo kada se sedi u publici i traze se tudje greske. To je najlaske - kao i u politici. Bilo je veoma lako kritikovati i praviti vlade u hladovini, ali sada bulja zvace gatje kada su kriticari na vlasti. A vidim pljuste i sankcije 🙂
Naravno, pravo citalaca je da (dobronamerno) kritikuju. Ne vidim zasto stoji: "Delimiru i Maxu sledi ukor, jer je Delimir radio test procesora". Pa nije mi Maxa drzao svecu iznad ploce i procesora. Koje veze ima Max sa time. Ili ono, ajde da ubacimo sve redom. Ajde Delimir, njegova baba, pokojni deda i komsinica zasluzuju ukor.

Delimire, nije meni cilj da ja Vas bezrazlozno kritikujem ili ne daj Boze diskreditujem. Pa ja sam ovde i zbog Vas, zato sto cenim Vas rad i volim da diskutujem sa strucnim glavama. Medjutim, mnogo mi smeta kad pocnete da se prepucavate medjusobno a covek koji Vas je nesto pitao mora da prati Vase licno, sujetom hranjeno prepucavanje. Ako pratis moje postove videces da nisam ni oportuna ni konfliktna licnost. Morate da budete svesni da ste Vi novinari ciji se clanci objavljuju kako na Benchmarku tako i u racunarskim magazinima i shodno tome snostite DEBELU odgovornost za ono sto cete napisati tj. reci. Nema tu mesta sujeti niti argumentima "lako je Vama da kritikujete iz hlada pa trk iza babe i dede" Vi ste profesionalci koji su placeni za posao koji radite i snosite odgovornost za to sto radite. Za konkretni primer A64 mem. kontrolera imali ste i vise nego dovoljno vremena jer je svako od Vas sigurno promenio bar par procesora i ploca. Zamisli da je Urosev dijagram izasao u PC PRESS-u. Zato bolje da postoji Benchmark forum kao neka vrsta cistilista!

Ne objasnjavam ja Nedji sta je memorijski kontroler vec Majstor Zivoti i ostalima koji su tek poceli da saznaju ovu materiju, a Nedji da pomognem da uvidi gde je pogresio. Pa nije strasno pogresiti to se svima dogadja ali istovremeno ne treba u nedogled insistirati na netacnom. Ja licno, najvise i cenim Nedjine tekstove pa se iz tog razloga prvo i obracam njemu.

Tebe takodje cenim i citam (tu si...odmah sa Nedjom 😉 ) pa me i malo vise pogadja kad moji "favoriti" pogrese!

 

[Bozza Bench]

Nisam nista pomesao, .....

Drago mi je da me nisi pogresno shvatio.. i da si normalno reagovao sto je svakako tvoj veliki kvalitet. Nije coveku lako da medju silnim informacijama i podacima uvek na pravi nacin dovrsi misao.

 

[delimir]

A kakve direktne veze ima HTT link sa memorijskim kontrolerom ?
Empirijski moze da se utvrdi da li mem.cntrlr radi na taktu procesora promenama mnozioca i testiranjem latencije i memorijskog protoka. Na 1800 Mhz sa deliocem 1/9 i mnoziocem 9xHTT, latencija je oko 96 ciklusa, a protok oko 5500 MB/s.
Ako podignes mnozioc na 11xHTT na recimo 3500+ proceoru, imaces latenciju na memoriji za 512 bajtova nekih 100 ciklusa a protok oko 5900MB/s. Dakle povecanje latencije je 5%, a povecanje takta procesora je 33%. To sugerise da je mem. cntrlr. u procesoru. Da je kontroler na taktu od 200 Mhz latencija bi bila mnogo veca, a protok nesto malo veci nego na 1800 Mhz.
Probaj na AXP pa ces da vidis.
Drugo, HTT i memorija nisu ni u kakvoj sinhrono/asinhronoj direktnoj korelaciji.
HTT je link sa svojim klok generatorom na ploci, CPU ima svoj i mnozilac u sebi, a memorijski kontroler koji radi na taktu procesora ima svoj delilac za memoiju, pa sa 1/10 deliocem, komunicira sa meorijom na svakom desetom ciklusu.

Nebitno je sada to oko korelacije HTT-a i memorijskog kontrolera u konkretnom slucaju. Za tvrdnju da je kontroler u procesoru ne treba nikakav dokaz - dovoljno je pogledati natpis na kutiji Athlon-a 64.

Ja samo navodim da memorija ne moze da radi iznad takta HTT-a.

Npr. ako imas takt procesora od 11 x 200, memorija uvek radi na 200 MHz ili manje. Ako bi se islo na onu "staru" podelu koja podrazumeva procesorski i memorijski bus (koja vazi kod A64 i P4 npr.), jasno je da je u slucaju A64 "procesorski bus" daleko veci od memorijskog i da bi A64 imao koristi kada bi se memorija pri default vrednosti takta HTT-a od 200 MHz mogla podici na jos visu vrednost od "defaultnih" 200 MHz.

To je direktna posledica integracije memorijskog kontrolera u CPU i toga sto on radi na istom taktu kao i CPU. Nismo se, dakle, najbolje razumeli. AMD naravno nije mogao da implementira tako nesto posto kao clan JEDEC-a mora da postuje standarde koje je i sam propisao.

Istina, da bi bilo koristi od takvog asihronog rada i kada bi memorijski kontoler radio na nizem taktu od procesora (npr. na duplo nizem, kao kod G5), jer bi to, u slucaju Athlon 64 3500+ procesora, dalo propusni opseg na relaciji CPU memorijski kontroler otprilike kao prilikom rada sa dual chanell DDR550 memorijom.

Sve u svemu dobar je taj A64 🙂 Kada se pogleda - u mnogo cemu je ispred svih ostalih konkurenata i predstavlja totalno novi pristup kreiranju desktop procesora.

 

[genijalcin@23]

Ne objasnjavam ja Nedji sta je memorijski kontroler...

...a trebalo bi, kazem ja. Da je upoznat sa materijom, prostom matematikom bi izracunao na kojoj frekvenciji radi kontroler.

 

[byMaX]

Empirijski bi se moglo utvrditi da li kontroler radi na taktu procesora, kada bi bio omogucen asihroni rad memorije iznad takta HTT-a. Ako bi npr. u DDR500 modu, pri taktu HTT-a od 200 MHz dobili visi transfer od ~6400 MB/s (teorisjka vrednost u praxi, kao sto smo probali oko 5900 MB/s) imali bi i taj empriijski dokaz. Medjutim, to je trenutno neizvodljivo postici. Ja sam se ponadao kada sam video ASUS SLI plocu (ima opcije DDR500, DDR600 i sl) da je to moguce nekako iztvikovati, ali je ipak bila rec o predefinisanim O/C sinhronim profilima (u DDR500 modu je i HTT 250).

To, a i ovo sto je iznad Fedja rekao, onemogucuje A8N-SLI i GA-K8NXP plocama da idu stabilno iznad 240 sinhrono sa 1T. Ima za to nekoliko indikacija / dokaza. MSI ploca moze na recimo 275, mozda i vise, sve do granice samog kontrolera u Winchesteru ili ALU podprocesora, ali su u MSI-ju radili na podesavanju memorije biosa, dok su, izlgleda, ASUS i GA programeri vise obratili paznju na sirenje kompatibilnosti sa raznim PCI karticama (koje jos uvek imaju sve nF4 ploce) - kontrolerima, zvucnim kartama itd (ovo znam posto sam procitao milion tredova o ovim plocama u poslednjih 20 dana), a u MSI-ju su, ponavljam, radili malo i za o.c.

 

[byMaX]

Inace, jako je lepo kada se sedi u publici i traze se tudje greske. To je najlaske - kao i u politici. Bilo je veoma lako kritikovati i praviti vlade u hladovini, ali sada bulja zvace gatje kada su kriticari na vlasti. A vidim pljuste i sankcije 🙂

Naravno, pravo citalaca je da (dobronamerno) kritikuju. Ne vidim zasto stoji: "Delimiru i Maxu sledi ukor, jer je Delimir radio test procesora". Pa nije mi Maxa drzao svecu iznad ploce i procesora. Koje veze ima Max sa time. Ili ono, ajde da ubacimo sve redom. Ajde Delimir, njegova baba, pokojni deda i komsinica zasluzuju ukor.

Da, mogao bi da nas proziva i za testove koje pisu Stameni, Nesha ili Vince 😀 Ja sam se u tred ukljucio cisto zato sto me tematika zanimala ovako informativno (nabavio sam, jeli, A64 sistem i malo sam citao oko toga, ali ako vec moram da citam nV i ATI pdf-ove, ne moram i AMD-ove 🙂)

 

[delimir]

...a trebalo bi, kazem ja. Da je upoznat sa materijom, prostom matematikom bi izracunao na kojoj frekvenciji radi kontroler.

Dobro je bre. Ajde razjasnili smo najveci deo stvari.

 

[delimir]

Delimire, nije meni cilj da ja Vas bezrazlozno kritikujem ili ne daj Boze diskreditujem.
Tebe takodje cenim i citam (tu si...odmah sa Nedjom 😉 ) pa me i malo vise pogadja kad moji "favoriti" pogrese!

Ma razumemo se. Nisam ja konkretno na tebe mislio, mada tendenciozno deluje pocetak posta one tvoje kilimetarske poruke i priznaces nije bas korektno. Bode previse oci. Kao, evo mislim da je pogresio, sada je doslo nasih pet minuta...

Ne mislim da neko moze biti diskreditovan zbog jedne greske, jer ako postoji i ta jedna greska ona je potkrepljena svakodnevnim profesionalnim odnosom prema poslu i velikim brojem dobrih textova.

Naravno, ima primera i gde su greske i lupetanja mnoooogo cesca pojava od tacnih stvari i ja se trudim da ukazem na njih koliko god mogu tamo gde smatram da treba... U takvim situacijama me iznenadi kada vidim neku pametnu konstrukciju u tekstu.

 

[Lukija]

...a trebalo bi, kazem ja. Da je upoznat sa materijom, prostom matematikom bi izracunao na kojoj frekvenciji radi kontroler.

Mislis memorija, posto znamo na koliko radi kontroler 😉

 

[drfedja]

Nebitno je sada to oko korelacije HTT-a i memorijskog kontrolera u konkretnom slucaju. Za tvrdnju da je kontroler u procesoru ne treba nikakav dokaz - dovoljno je pogledati natpis na kutiji Athlon-a 64.

Ja samo navodim da memorija ne moze da radi iznad takta HTT-a.

Npr. ako imas takt procesora od 11 x 200, memorija uvek radi na 200 MHz ili manje. Ako bi se islo na onu "staru" podelu koja podrazumeva procesorski i memorijski bus (koja vazi kod A64 i P4 npr.), jasno je da je u slucaju A64 "procesorski bus" daleko veci od memorijskog i da bi A64 imao koristi kada bi se memorija pri default vrednosti takta HTT-a od 200 MHz mogla podici na jos visu vrednost od "defaultnih" 200 MHz.

To je direktna posledica integracije memorijskog kontrolera u CPU i toga sto on radi na istom taktu kao i CPU. Nismo se, dakle, najbolje razumeli. AMD naravno nije mogao da implementira tako nesto posto kao clan JEDEC-a mora da postuje standarde koje je i sam propisao.

Pa sam si rekao, memorija ne moze da radi na taktu vecem od HTT-a zbog proste cinjenice da je AMD clan JEDEC-a. Prema tome, AMD je u svojim procesorima zakljucao memorijski delilac, na vrednost koju daje procesorski mnozilac, s' tom razlikom sto memorijski delilac ne podrzava polovicne delioce. Na taj nacin omoguceno je da se memorija ne tera preko frekvencije HTT-a, ali to nema nikakve direktne veze sa HTT magistralom, vec sa samim deliocima i mnoziocima u procesoru. Na primer, ako imas A64 FX, koji ima otkljucane sve mnozioce, delilac ne moze da bude manji od mnozioca freq. procesora. To ti je to....
A sto se tice HTT Linka, to je sasvim druga prica. Cipset moze da bude dovoljno dobar primerak da podrzava manji ili veci HTT. Mnozilac HTT-a od 3x 4x ili 5x umnozava frekvenciju programabilnog klok generatora na ploci i na taj nacin ubrzava inicijalni takt HT Linka sa 200 Mhz, na 600 800 ili 1000. Sirina HT magistrale je 16-bita u oba smera istovremeno, a to mislim da ne moram da ti objasnjavam. HT mnozilac koji se menja, nalazi se u cipsetu, t.j. u logickom kolu u cipsetu koje umnozava frekvenciju. Na taj nacin HTT radi na recimo 1000 Mhz, a HTT kontroler radi na brzini procesora.

 

[delimir]

Pa sam si rekao, memorija ne moze da radi na taktu vecem od HTT-a zbog proste cinjenice da je AMD clan JEDEC-a. Prema tome, AMD je u svojim procesorima zakljucao memorijski delilac, na vrednost koju daje procesorski mnozilac, s' tom razlikom sto memorijski delilac ne podrzava polovicne delioce. Na taj nacin omoguceno je da se memorija ne tera preko frekvencije HTT-a, ali to nema nikakve direktne veze sa HTT magistralom, vec sa samim deliocima i mnoziocima u procesoru. Na primer, ako imas A64 FX, koji ima otkljucane sve mnozioce, delilac ne moze da bude manji od mnozioca freq. procesora. To ti je to....
A sto se tice HTT Linka, to je sasvim druga prica. Cipset moze da bude dovoljno dobar primerak da podrzava manji ili veci HTT. Mnozilac HTT-a od 3x 4x ili 5x umnozava frekvenciju programabilnog klok generatora na ploci i na taj nacin ubrzava inicijalni takt HT Linka sa 200 Mhz, na 600 800 ili 1000. Sirina HT magistrale je 16-bita u oba smera istovremeno, a to mislim da ne moram da ti objasnjavam. HT mnozilac koji se menja, nalazi se u cipsetu, t.j. u logickom kolu u cipsetu koje umnozava frekvenciju. Na taj nacin HTT radi na recimo 1000 Mhz, a HTT kontroler radi na brzini procesora.

Pa nije sporno da ne moze preko brzine HTT-a (kao sto je ranije npr. moglo preko frekvence FSB-a, ali bespotrebno, sada bi bilo koristi od toga) i nije sporno da to nije povezano izuzev sto u slucaju setovanja DDR200 opcije, memorija na najvecem broju ploca radi na taktu identicnom kao sto je HTT. Cak se ni memorijski delilac ne obracunava na bazi takta HTT-a. Naveo sam takt HTT-a posto je on identican taktu memorije u slucaju kada je rec od defualt procesorima ili 1:1 (sync.) ovekloku.

Ja samo kazem da bi to bilo kul kada bi mogla da se memorija nasvira preko takta HTT-a tj. kada bi AMD omogucio podrsku za DDR >400, jer bi zbog (hipoteticki govoreci) FSB-a jednakog taktu procesora AMD64 (kazem AMD64, posto se to odnosi i na Opterone i Athlone) mogao da iskoristi bilo koju dostupnu memoriju na adekvatan nacin. U ovom trenutku AMD64 ima mogucnosti da iskoristi bez problema dual DDR2 daleko bolje nego sto je to slucaj sa i9x5 cipsetovima.

Ne moze se reci HTT link (i Kakaroath je gore izmesao HTT i HT magistralu). HyperTransport link/veza, kao sto Urosh gore spomenu, je jedna stvar, a HTT je druga stvar...

 

[Majstor Zivota]

Brate slatki... nisam znao da o ovome sto sam pitao ima ovoliko da se pise??? Pa ako ovo procitam... ja tek onda nista necu skapirati... :d

p.s. ljudi ja sam ovo odstampao... i za sada ima 18 strana za citanje !!! 😀
I sta je sada tacno? Nedjo vs Uros? I neka mi neko potvrdi da vise ne postoji FSB? Odnosno da je to sada HTT? pozdrav i hvala svima... Ako hocete stavite ovo u sticky, jer ima dosta toga ovde objasnjenoi, i moze lepo da se prouci... pozdrav ! :wave:

 

[Optimus Prime]

I neka mi neko potvrdi da vise ne postoji FSB? Odnosno da je to sada HTT?

Upravo tako...

Here FSB is used interchangeably with HTT, in the various settings for A64. In A64, FSB or HTT is a CPU frequency signal, NOT a physical bus. The system bus external to the CPU is the HT (HyperTransport bus).

memory_bus_frequency = CPU_frequency / CPU_memory_divider
or
memory_bus_frequency = CPU_multiplier x HTT / CPU_memory_divider
where
CPU_memory_divider = ceiling(CPU_multiplier / memory_HTT_ratio)
where memory_HTT_ratio = 1/1, 1/2, 2/3, 3/4, 4/5, 5/6, 7/8, 9/10, ... (availability of somel settings is bios/motherboard dependent

 

[genijalcin@23]

Koliko literatura kaze, postoje PLL IC kola za generisanje klok signala u procesoru, t.j. za njegov mnozilac u odnosu na PLL IC koji dobija od klok generatora sa maticne ploce. Postoje isto tako klok gen i na maticnoj ploci, i to za PCI, AGP itd....

Kako bi dosli do nekog zakljucka, treba dobrano prouciti odredjene chipsetove, a tu se odnosim na VIA i nF resenja.

Kod VIA je to uzasno komplikovano (i pride ne radi :d ), jer prakticno imamo dva PLL> Ploca, chipset.

VIA K8T800 PRO chipset ima dva moda: sinhroni i asinhroni. U sinhronom modu frekvencija od 66 Mhz se dobija od externog clock generatora koji se nalazi na ploci. U njemu se zapravo generisu dva clock signala: jedan je inicijalni od 200 Mhz (koji se prosledjuje procesoru), dok je drugi od 66 Mhz. PLL u chipsetu od ovog poslednjeg, formira frekvenciju od 200 Mhz (HT), 66 Mhz (AGP) i 33 Mhz (PCI).

U asinhronom modu, signal od 200 Mhz i 66 Mhz iz externog klok generatora (na ploci) se odmah prosledjuju chipsetu: prvi se koristi iskljucivo za frekvenciju HT, dok drugi za "lock" PCI i AGP magistrale. Povecanjem HTT frekvencije, povecava se samo HT magistrala.

Kapiram da je kod nVidia u igri samo jedan clock generator i to u chipsetu, ostatak posla odradjuje procesor (odnosno clock generator u njemu).