A64 malo teorije...

[Majstor Zivota]

Pored svih noviteta u arhitekturi koje smo pomenuli, AMD K8 procesori poseduju jo jedan
veoma bitan element - integrisani memorijski kontroler. Brzina memorije i memorijskog kontrolera do
sada je bio lajt motiv borbe izme u proizvo a ipsetova, jer su se oni maksimalno utrkivali koji e
prvi podr avati nove memorijske standarde. Sada, kada se memorijski kontroler nalazi integrisan u
sam procesor, potreba za northbridge-om na koji smo do sada navikli jednostavno nestaje. Samim
tim, nestaje glavni predmet trke proizvo a ipsetova, to im se sigurno ne dopada previ e (kako
kome, dodali bi smo). Ipak, AMD-ova odluka o integraciji memorijskog kontrolera u jezgro procesora
ima vi e pozitivnih nego negativnih strana. Glavna prednost se odnosi na to da sada memorijski
kontroler radi na punoj brzini procesora, to zna ajno smanjuje ka njenje u odzivu memorije, pa
samim tim i pove ava ukupnu efikasnost kompletnog sistema. Trenutno podr ani memorijski
standard je PC3200 DDR400, dok e za sve preko toga AMD morati da izbacuje nove verzije
procesora.
Kako nema vi e potrebe za klasi nim northbridge-om, i pojam FSB-a polako nestaje jer je
veza procesora sa ostatkom sistema direktna. Ipak, AMD je morao adekvatno re iti i komunikaciju
procesora sa ostatkom sistema, odnosno sa AGP-om i southbridge-om. Usavr ena Hyper Transport
veza za komunikaciju izme u procesora i ipseta obezbe uje i vi e nego dovoljnu propusnu mo -
par 8-bitnih ili 16-bitnih linkova koji radi na maksimalnoj brzini od 800 MHz. Kako Hyper Transport
podr ava Double Data Rate re im rada, brzina raste na fantasti nih 1.6 GHz sa finalnom propusnom
mo i od 6.4 GB/s. Tako Hyper Transport trenutno predstavlja najbolje i najbr e re enje za
komunikaciju procesora sa ostalim delovima sistema.Sve ove promene logi no dovode do zaklju ka
da je za dizajniranje i proizvodnju Athlon 64 ipseta potrebno mnogo manje vremena nego to je to
ranije bio slu aj. Pored toga, razlike izme u ipsetova razli itih proizvo a e biti jo manje i
svodi e se na razlike u southbridge-u, odnosno podr ci PATA, Serial ATA, USB i ostalim ure ajima.
Trenutno su na tr tu aktuelna dva ipseta, VIA K8T800 i nVidia nForce 3. Glavna razlika izme u njih
je u brzini Hyper Transport magistrale, gde VIA podr ava brzinu od 800 MHz dok nForce3 koristi
brzinu od 600 MHz. Ipak, kako je to razlika samo u brzini komunikacije izme u procesora, AGP-a i
southbridge-a, u ovom momentu je i 600 MHz sasvim dovoljno. Ipak, nVidia ne eli ni ta da prepusti
slu aju tako da e se vrlo skoro na plo ama na i nova verzija nForce3 ipseta koja e podr avati 800
MHz Hyper Transport.
to se ti e K8T800 ipseta, VIA kod ovog ipseta nije imala potrebu da u ini ne to novo, jer
se stara dobra KT tehnologija uz par bitnih modifikacija mogla pretvoriti u ipset kompatibilan sa
Athlon 64 procesorima. Najva nija je implementacija 16-bitnog Hyper Transporta na punih 1.6 GHz,
to u ovom momentu predstavlja najbr e re enje za Athlon 64 procesore. (tekst preuzet iz seminarskog rada Vukajlov Ivana, tema: AMD Athlon)

Mene zanima par stvari...
1) Da li je Hyper Transport ustvari brzina njegove interne komunikacije izmedju cache-a i FSB magistrale? (ako je ovo tacno, to pobija ceo gornji tekst) u cemu je fora? :wall:
2) Ako je FSB kod "starih" AThlona povezivao, CPU i memorijski kontroler u northbridgeu, i dalje memoriju, koja je sada uloga te magistrale ako northbridge ne postoji vise, a memorijski kontroler je integrisan u samom A64?

 

[genijalcin@23]

1.nema vise FSB. HTT je zamenio FSB, a frekvenciju HTT odredjuje poseban clock generator u chipsetu.

2.Komunikacija sa PCI/AGP/PCIe magistralom, hard diskovima itd.

Zavrsavam zanimljiv text za bench, strpi se jos malo, tamo sve lepo pise.

 

[Majstor Zivota]

1.nema vise FSB. HTT je zamenio FSB, a frekvenciju HTT odredjuje poseban clock generator u chipsetu.

2.Komunikacija sa PCI/AGP/PCIe magistralom, hard diskovima itd.

Zavrsavam zanimljiv text za bench, strpi se jos malo, tamo sve lepo pise.

Nije mi jasno sta si hteo da kazes, ali ajde da sacekam taj tekst!

 

[Majstor Zivota]

Pogledalo je vas 67 i svi cuvate ljubomorno znanje za sebe? 🙁 Ima li nekog makar da potvrdi da je onaj gore tekst ispravan, i bice mi dovoljno... ili u suprotnom neka napise bar 3 recenice...

 

[mcekovic]

HTT sluzi za komunikaciju procesora sa cipsetom, odnosno preko njega sa periferijama (diskovima, AGP/PCI(e) karticama te USB/ostalim portovima...)

 

[drfedja]

Pogledalo je vas 67 i svi cuvate ljubomorno znanje za sebe? 🙁 Ima li nekog makar da potvrdi da je onaj gore tekst ispravan, i bice mi dovoljno... ili u suprotnom neka napise bar 3 recenice...

Tekst je ispravan, samo malo zastareo. Kao prvo, prisutno je malo vise cipsetova na trzistu. Zaboravljen je AMD8000 koji je prisutan na vecini serverskih ploca za Opteron. Tu je i Ali/Uli, a nVidia nForce3 u veziji 250 podrzava 800 Mhz HTT.
nForce3 250 Ultra podrzava 1000 Mhz HT, kao i Via K8T-800pro.
Komunikacija sa memorijskim kontrolerom je direktna, kao i sa Hypertransport kontrolerom, a komunikacija sa AGP/PCI/PCI-e i periferijama obavlja se preko cipseta, prema tome, nije direktna.
Memorijski kontroler koji je integrisan u CPU, radi na taktu procesora po principu crossbar/x-bar 128-bitne konekcije, pa je prakticno komunikacija procesorskog jezgra i memorijskog kontrolera 128-bitna na brzini procesora. Memorijski kontroler moze biti 64-bitan, 128-bitan i 144-bitan kod Opterona, koji koristi ECC registred.

 

[Nedjo]

Tekst je ispravan, samo malo zastareo. Kao prvo, prisutno je malo vise cipsetova na trzistu. Zaboravljen je AMD8000 koji je prisutan na vecini serverskih ploca za Opteron. Tu je i Ali/Uli, a nVidia nForce3 u veziji 250 podrzava 800 Mhz HTT.
nForce3 250 Ultra podrzava 1000 Mhz HT, kao i Via K8T-800pro.
Komunikacija sa memorijskim kontrolerom je direktna, kao i sa Hypertransport kontrolerom, a komunikacija sa AGP/PCI/PCI-e i periferijama obavlja se preko cipseta, prema tome, nije direktna.
Memorijski kontroler koji je integrisan u CPU, radi na taktu procesora po principu crossbar/x-bar 128-bitne konekcije, pa je prakticno komunikacija procesorskog jezgra i memorijskog kontrolera 128-bitna na brzini procesora. Memorijski kontroler moze biti 64-bitan, 128-bitan i 144-bitan kod Opterona, koji koristi ECC registred.

Mnogi grese, kada tvrde da integ. mem. ctrl. radi na istom taktu kao i procesor. To nije tacno. On radi na 200 (ili 166/133/100) MHz, a moze i na visim taktovima, sto mnogi SINHRONI rezultati potvrdjuju. Za sada prosek je tu negde oko 250-270 MHz sa Winchom. Venice to treba jos da podigne i da otvori put ka Sinhronih 333 MHz, na koliko ce raditi sledeca znacajnija revizija sezdesetcetvorke, koja ce podrzavati DDR2-667 (takt od 333 MHz)

 

[genijalcin@23]

Mnogi grese, kada tvrde da integ. mem. ctrl. radi na istom taktu kao i procesor. To nije tacno. On radi na 200 (ili 166/133/100) MHz, a moze i na visim taktovima, sto mnogi SINHRONI rezultati potvrdjuju.

CUdi me da ti tako nesto kazes...Nesto si ti tu opasno pobrkao, jer memorija radi na 200 Mhz. Konsultovati sliku u prilogu...

Dakle, frekvenciju HTT linka odredjuje poseban klok generator (oscilatorno kolo), koji se nalazi u chipsetu i koji je prakticno preuzeo ulogu FSB, posto njegovim prostim mnozenjem sa procesorskim multiplikatorom, dobijamo radni takt AMD64 procesora. HTT se koristi SAMO za komunikaciju sa chipsetom.

Memorijski kontroler radi na istoj frekvenciji kao i procesor (recimo 2Ghz), pa se zahtevi tom ucestaloscu salju i memoriji. Medjutim, na taj nacin je raskinuta veza izmedju memorije i takt generatora u cipsetu, pa se brzina memorije odredjuje uz pomoc memorijskog DELIOCA (200,166,133,100) koji generise memorijski kontroler.
Takav kontroler ne utice na propusnu moc magistrale, vec samo na njen odziv, odnosno request time. DDR-2 memorija omogucava vecu propusnu moc, ali ce to zahtevati nove procesore i dodatne troskove.

Opsirnije u tekstu, so stay tune...

 

[Sasa]

A ti si Urose cuo samo za default ? 🙂

 

[drfedja]

Mnogi grese, kada tvrde da integ. mem. ctrl. radi na istom taktu kao i procesor. To nije tacno. On radi na 200 (ili 166/133/100) MHz, a moze i na visim taktovima, sto mnogi SINHRONI rezultati potvrdjuju. Za sada prosek je tu negde oko 250-270 MHz sa Winchom. Venice to treba jos da podigne i da otvori put ka Sinhronih 333 MHz, na koliko ce raditi sledeca znacajnija revizija sezdesetcetvorke, koja ce podrzavati DDR2-667 (takt od 333 MHz)

Nisi u pravu, mem controler radi na taktu procesora, ali memorija radi na 200 Mhz, pa je zbog toga latencija 95-96 ciklusa umesto 220-230, a ne zbog toga sto su kratki vodovi u procesoru ili ne znam ja sta. Klok generator odredjuje na koliko ce memorija da radi, t.j. na kojem ce nivou mem. controler da funkcionise.
Interni baferi u memorijskom kontroleru, interfejs izmedju kontrolera i procesora radi na procesorskom taktu.

 

[Nedjo]

Urose, pre nego sto bilo sta okacis dobro prouci materiju! Nije klok generator u NB-u, sto se na tvojoj slici lepo vidi! Postoji PLL na ploci, ali postoji i u procesoru!
I ti Fedja se konsultuj sa literaturom 😉

http://www.amd.com/us-en/Processors/TechnicalResources/0,,30_182_739_7203,00.html

 

[Majstor Zivota]

DDR-2 memorija omogucava vecu propusnu moc, ali ce to zahtevati nove procesore i dodatne troskove.

Posto se memorijski kontroler nalazi u samom A64 CPU i posto je za sada standardizovana samo PC3200, to znaci da ovaj CPU moze max da radi sa ovom brinom memorije. (naravno odnosi se samo na default vrednost, tj 200mhz HT link). Ako bi O/C procesor na 270mhz HT link, mogao bi da namontiram recimo neku DDR540 i to ce raditi, bez obziro sto ona nije jos uvek standardizovana.
E sada ako bi hteo iz nekog razloga (nekada) da koristim buducu DDR2 memoriju recimo DDR667, to znaci da moram promeniti procesor, zbog toga sto sadasnji memorijski kontroler ne podrzava DDR2 memoriju?

Nadam se da sam ovo dobro shvatio...

Multiplikator HT linka pomnozen sa kojom vrednoscu daje brzinu HT linka?

 

[delimir]

Posto se memorijski kontroler nalazi u samom A64 CPU i posto je za sada standardizovana samo PC3200, to znaci da ovaj CPU moze max da radi sa ovom brinom memorije. (naravno odnosi se samo na default vrednost, tj 200mhz HT link). Ako bi O/C procesor na 270mhz HT link, mogao bi da namontiram recimo neku DDR540 i to ce raditi, bez obziro sto ona nije jos uvek standardizovana.
E sada ako bi hteo iz nekog razloga (nekada) da koristim buducu DDR2 memoriju recimo DDR667, to znaci da moram promeniti procesor, zbog toga sto sadasnji memorijski kontroler ne podrzava DDR2 memoriju?

Nadam se da sam ovo dobro shvatio...

Multiplikator HT linka pomnozen sa kojom vrednoscu daje brzinu HT linka?

Da dobro si shvatio. Samo je potrebno da postoji 1:1 mod za memoriju, ali to postoji na velikoj vecini ploca - samo je ASUS brljavio oko toga.

Glavna dilema je da li eventualna podrska za DDR2 usloviti i pojavu novog socketa tj. da li ce sadasnji socket 939 moci da se koristi...Jako ce tesko biti izvesti da npr. jedna ploca podrzava DDR2 i DDR1 memoriju, pa da u zavisnosti od toga koji CPU ubodes (novi/stari 🙂 ) radi ili DDR1 ili DDR2 (tj. da postoje dva tipa podnozja). Ne verujem da ce to tako biti, jer bi dovelo do velike konfuzije, a i ova sadasnja nije mala. Pored toga mislim i da je neizvodljivo uraditi tako nesto.

Ako jedan dodatni memorijski kanal pravi razliku izmedju 939 i 754 nozica, onda deluje nemoguce kroz postojece vodove na ploci gurati podrsku za oba memorijska standarda.

Ploce ce svakako morati da se menjaju - ne moze DDR2 modul u leziste za DDR.

Multiplikator HT linka pomnozen brzinom HTT-a daje brzinu HT magistrale. Isto vazi i za takt procesora samo je tada CPU multiplikator.

 

[genijalcin@23]

Urose, pre nego sto bilo sta okacis dobro prouci materiju!

Ja sam je vala dobro proucio. Delis takve "savete", a onda odvalis da kontroler radi na 200 Mhz.

Nije klok generator u NB-u, sto se na tvojoj slici lepo vidi! Postoji PLL na ploci, ali postoji i u procesoru!
I ti Fedja se konsultuj sa literaturom 😉

http://www.amd.com/us-en/Processors/TechnicalResources/0,,30_182_739_7203,00.html

apsolutno je svejedno gde se nalazi. Ono sto je vazno je da poseban sintetizator generise frekvenciju HT linka. Vec je bilo reci o onom u procesoru u drugom thread-u.

E sada ako bi hteo iz nekog razloga (nekada) da koristim buducu DDR2 memoriju recimo DDR667, to znaci da moram promeniti procesor, zbog toga sto sadasnji memorijski kontroler ne podrzava DDR2 memoriju?

Tako je. Takav kontroler nije flexibilan i namenjen je za rad samo sa DDR-I memorijom.

 

[Nedjo]

Ja sam je vala dobro proucio. Delis takve "savete", a onda odvalis da kontroler radi na 200 Mhz.



apsolutno je svejedno gde se nalazi. Ono sto je vazno je da poseban sintetizator generise frekvenciju HT linka. Vec je bilo reci o onom u procesoru u drugom thread-u.



Tako je. Takav kontroler nije flexibilan i namenjen je za rad samo sa DDR-I memorijom.

E sta su ti ove danasnje junose, to sto pisu za popularni casopis i popularni sajt, misle da su uhvatile Boga za muda... ccc... tuzno!
Ajde opet citaj one PDF-ove posto nisi, ponavljam, nisi, dobro ukapirao!!
Jer da si dobro ukapirao ne bi lupio da je takt generator u chipsetu i onda jos odvalio, kako ti kazes, da je svejedno gde se on nalazi!
No, glavna poenta ovde je takt mem. kontrolera! Zdravom logikom se da zakljuciti da je on 200 MHz PO DEFAULTU! Dokumentacija kaze da on OFICIJELNO moze da radi i na 100/133/166. Naravno ovo vazi kad se ne overklokuje! Iskustva ljudi sa foruma (primer [Manche]) pokazuju da Winchesterov mem. kontroler moze da se nashiba i na 270 MHz u DualChannelu (NewCastle ima u proseku manji domet)!
Kada se overklokuje asinhrono, ono sto se zapravo desava jeste da se takt memorijske magistrale podize, a takt kontroler na samoj ploci podesava takt memorijskog kontrolera u zavisnosti od delioca koji je fixan i zavisi od procesora do procesora.
Pa upitajte se samo po kojoj logici bi memorijski kontroler mogao da radi na 2+ GHz?! jel bi po tome i HyperTransport kontroler trebalo da radi na 2, 2.2-2.6 GHz??
Zato lepo instalira Acrobat Reader i ukljuci mozak i dobro autoedituj taj text sto spremas.
Sto se tice DDR1/2 dileme, nije problem napraviti kontroler koji podrzava oba standarda, ali je kljucno pitanje da li bi socket interfejs mogao da ostane nepromenjen. No, socket interfejs je manje bitan za A64, ali je zbog AMD-ovog pozicioniranja itekako bitan za Opteron (AMD se trudi da investitore ubedi kako ce im biti lako da upgradeuju svoje servere u buducnosti prostom zamenom procesora i updateom BIOS-a)! No, Full Buffered DDR2 je buducnost i AMD ce morati da predje na DDR2 bas zbog ove servereske memorije, a promena DDR1->DDR2 uslovljava fizicki novi interfejs i nove maticne ploce, tako da je vrlo verovatno da ce se i za Opteron menjati socket.
Poz
:wave:
Nedjo

 

[Sasa]

Ako K8 kakvog sada imamo ima u sebi mem kontroler i sposoban je da radi samo sa DDR memorijom, naravno da ce sve morati da se menja. U nekoj ludoj varjanti socket moze da ostane isti, ali koja je poenta ako se ploca menja zbog memorijslkih lezista i procesor zbog integrisanog mem. kontrolera.
Kakav je socket na novoj ploci, irelevantno je kad se vec menja ploca zbog DDR2 podnozja.
Dakle, nema tu verovatno ili ne, sigurno je.

Pozdrav!

 

[Lukija]

Nedjo, kada si vec procitao, zar ti nije tesko da kazes u kom PDF-u to pise. Ja sam ih skidao pre nekoliko dana zbog cele price o deliocima i Maxinom slucaju, da ne se ne bih frljao. Ono sto sam ja nasao je sledece:

"As shown on the diagram, the memory controller speed is the same than the CPU speed. Memory requests are consequently sent at the CPU speed, on a 64/128 wide bus, according to the number of memory channels. We can see there is no more link between the clock generator and the memory. The memory clock is so obtained from the CPU clock, divided by a factor that depends on the memory specifications. The table below shows the dividers used according to the CPU frequency and the requested memory clock."

Ovo je sa www.cpuid.com. Uostalno za nas nije uopste bitno na kojoj frekvenciji radi bilo ko, bitno je da najmanja brzina (usko grlo) diktira uslove (brzina memorije).

 

[Lukija]

Jos jedna opaska, ako imamo cpu na 10x270MHz i na 8x270MHz, gde ce Sandra da da vece rezultate? Naravno u prvom slucaju iako bi , kako sam ja shvatio Nedju, mem. kontroler radio na 270MHz u oba slucaja. Ova cinjenica govori u prilog da mem. kontroler radi na brzini CPU-a. Daklem, ne tvrdim nista 100% osim ako neko ne vidim pravi dokaz.

 

[genijalcin@23]

E sta su ti ove danasnje junose, to sto pisu za popularni casopis i popularni sajt, misle da su uhvatile Boga za muda... ccc... tuzno!

Kada spominjes junose, mislis na sebe?

Ajde opet citaj one PDF-ove posto nisi, ponavljam, nisi, dobro ukapirao!!
Jer da si dobro ukapirao ne bi lupio da je takt generator u chipsetu i onda jos odvalio, kako ti kazes, da je svejedno gde se on nalazi!

Da, svejedno je. Takt generator FSB se oduvek nalazio na ploci, jos od prvih 286 procesora. Ploca/chipset, apsolutno je svejedno.

No, glavna poenta ovde je takt mem. kontrolera! Zdravom logikom se da zakljuciti da je on 200 MHz PO DEFAULTU! Dokumentacija kaze da on OFICIJELNO moze da radi i na 100/133/166. Naravno ovo vazi kad se ne overklokuje! Iskustva ljudi sa foruma (primer [Manche]) pokazuju da Winchesterov mem. kontroler moze da se nashiba i na 270 MHz u DualChannelu (NewCastle ima u proseku manji domet)!
Kada se overklokuje asinhrono, ono sto se zapravo desava jeste da se takt memorijske magistrale podize, a takt kontroler na samoj ploci podesava takt memorijskog kontrolera u zavisnosti od delioca koji je fixan i zavisi od procesora do procesora.
Pa upitajte se samo po kojoj logici bi memorijski kontroler mogao da radi na 2+ GHz?! jel bi po tome i HyperTransport kontroler trebalo da radi na 2, 2.2-2.6 GHz??
Zato lepo instalira Acrobat Reader i ukljuci mozak i dobro autoedituj taj text sto spremas.
Sto se tice DDR1/2 dileme, nije problem napraviti kontroler koji podrzava oba standarda, ali je kljucno pitanje da li bi socket interfejs mogao da ostane nepromenjen. No, socket interfejs je manje bitan za A64, ali je zbog AMD-ovog pozicioniranja itekako bitan za Opteron (AMD se trudi da investitore ubedi kako ce im biti lako da upgradeuju svoje servere u buducnosti prostom zamenom procesora i updateom BIOS-a)! No, Full Buffered DDR2 je buducnost i AMD ce morati da predje na DDR2 bas zbog ove servereske memorije, a promena DDR1->DDR2 uslovljava fizicki novi interfejs i nove maticne ploce, tako da je vrlo verovatno da ce se i za Opteron menjati socket.

Uh, opet pricas isto, i opet pogresno. Dakle...

FSB (u ovom slucaju HTT) generise poseban takt generator na ploci. Te vrednosti koje ti spominjes se odnose za MEMORIJU! Pa odakle one latencije? Ne mislis valjda da su one nastale prostom integracijom mem. kon. u jezgro? Nemoj da si smesan...

E sad...Problem je kako te frekvencije dobiti, posto je ocigledno da je svaka fizicka veza izmedju FSB i memorije raskinuta. Ona se dobija deljenjem frekvencije procesora sa memorijskim deliocem koji određuje memorijski kontroler. Delilac je uvek ceo broj i on je uvek veći od 4. U slučaju da iznosi npr. 9.01, vrši se zaokruživanje i to na prvu sledeću integer vrednost, jer memorija ni u jednom slučaju ne može da radi na frekvenciji većoj od one izabrane u BIOS-u (ukoliko je HTT 200 Mhz). Većina NF3 Ultra ploča, koje smo do sada imali prilike da probamo (MSI, Epox, GA), podržava nekoliko RAM:HTT delilaca - prvi je naravno 1/1 (200), drugi je 5/6 (166), treći je 2/3 (133) i poslednji 1/2 (100). Oni međutim nisu jedini, jer ako je verovati AMD-ovoj dokumentaciji, memorijski kontroler AMD64 procesora podržava njih 8, odnosno i vrednosti 183, 150, 143, 125. Za sada je samo DFI ponudio ploču koja podržava svih osam. Prevedeno u formule:

CPU frekvencija = HTT x CPU množilac

Frekvencija memorije = CPU frekvencija / memorijski delilac = (HTT x CPU množilac) / memorijski delilac

Iz ovoga sledi:

Memorijski delilac = zaokruživanje (CPU množilac * (HTT/maksimalna vrednost memorije) – gde maksimalna vrednost memorije označava delilac koji se bira u BIOS setup-u (200, 183, 166, 150, 143, 133, 125, 100) i gde se zaokruživanje vrši na prvi integer broj:

X.Y gde je Y>0 => X+1

Koja je poenta DDR-2 memorije, ako kontroler radi na 200? CPU se memoriji obraca ucestaloscu od 2 Ghz (npr.), a usko grlo predstavlja upravo brzina i propusna moc DDR-I memorije.

Zbog svega toga, AMD64 procesori su se pokazali kao izuzetno osetljivim za OC. Pogotovo ovi za s939. Nece svaki procesor da trpi extremna setovanja za takt/mem. kontroler. Cesta pucanja u prime-u, manje frekvencije, sve to su posledice prilicno osetljivog mem. kontrolera...

 

[Nedjo]

Kada spominjes junose, mislis na sebe?
Da, svejedno je. Takt generator FSB se oduvek nalazio na ploci, jos od prvih 286 procesora. Ploca/chipset, apsolutno je svejedno.
Uh, opet pricas isto, i opet pogresno. Dakle...

Ne pametnjakovicu, mislim na tebe! Zar ni tako ociglednu stvar ne mozes da skontas? Ja sam ipak (relativno) davno izgubio prava na povlascen prevoz, pa sam i po tom kriterijumu prestao (nazalost) da budem junosa!

Nije svejedno! Zar nisi skontao reklamu!? Poenta je da si ti rekao nesto sto nije tacno i rekao si to koristeci slikoviti argument, sto znaci da ga ni sam nisi dobro protumacio, sto implicira diskreditaciju ostatka tvoje zamrsene matematicke argumentacije!

yebga! Ti u klin, ja u plocu! Ne mozemo mi nikako da se razumemo. Koji moj ponovo pitas: "Koja je poenta DDR-2 memorije, ako kontroler radi na 200"! Pa moze on da radi i preko i ispod toga i ja sam to jasno napisao! To zavisi od PLL-a unutar samog procesora! A ti slobodno nastavi da se pravis blesav i da milioniti put "pitas" isto pitanje! Ti pises formule, frljas se mnoziocima pominjes FSB, HTT, HT, TRT, MRT... da li si se u opste zapitao mozes li ti ikome ista koncizno da objasnis svojim "workom u progressu??!"

Ono sto meni nije jasno kako je moguce tako ocigledne stvari, koje, kad vec ne razumes dokumentaciju, moze i intuitivno rastumaciti! Jedno je frekvencija memorijskog kontrolera, drugo je frekvencija memorijske magistrale. obe zavise od kontrolerske logike koja upravlja takt generatorom i one mogu biti asinhrone. Magistrala moze i preko 300 MHz, ali kontroler tesko preko 260-270 MHz... Kazes: "CPU se memoriji obraca ucestaloscu od 2 Ghz (npr.)"! Da lit i u opste znas sta si time hteo da kazes??

Tebe tvoj urednik ocigledno nije naucio da je najtezi deo posla kojim se bavis, ili mislis da se bavis, napisati ARTIKULISAN i sto je moguce vecem broju ljudi jasan text... a mozda ti je i pomenuo, ali ti mislis da si, kao sto rekoh, povukao Boga za onu stvar i nama sta ko tebi da objasnjava... uostalom izbor tvog nicka i avatara su totalno transparenti simboli tvog poimanja samog sebe!

Na ovom mestu cu se setiti one mudrosti: "Ko sa decom spava, zapishan se budi" i prestati da se raspravljam sa tobom!
:type:

 

[Stvorenje]

Zamolio bih vas ako možete u međusobnom prepucavanju i vređanju da izuzmete Boga!

Ako ste nameravali da dezavuišete publiku svojim pisanjem, čini mi se da ste uspeli, ja sam bre sluđen od totalno kontradiktornih teorija i sada mi skoro ništa više nije jasno kako rade neke stvari kod A64. Ma ima bre da se upgradujem na Intel, tamo je sve još uvek jednostavno. 😀

 

[Nedjo]

Jos jedna opaska, ako imamo cpu na 10x270MHz i na 8x270MHz, gde ce Sandra da da vece rezultate? Naravno u prvom slucaju iako bi , kako sam ja shvatio Nedju, mem. kontroler radio na 270MHz u oba slucaja. Ova cinjenica govori u prilog da mem. kontroler radi na brzini CPU-a. Daklem, ne tvrdim nista 100% osim ako neko ne vidim pravi dokaz.

CPU sa integrisanim kontrolerima (memorijski i HyperTransport) komunicira onom frekvencijom na kojoj i sam radi! Ali sami kontroleri rade na nominalnim frekvencijama od 200 i 1000 MHz (efektivno 400 i 2000). Integrisani PLL kontroler ima predefinisane mnozioce (razlicito klokovani CPU-ovi imaju razlicito programirane PLL kontrolere), i kada se vrsi overklokovanje, a ti mnozioci se ne menjaju (na njih se moze uticati iz BIOS-a ploce) rastu i frekvencije MEM i HT kontrolera zajedno (da ne shirim pricu sa asinhronim radom memorijske magistrale -one izmedju CPU-a i DDR modula).
Ovo je krajnje pojednostavljeno objasnjenje, ali se namerno nisam frljao kojekavim matematickim formulama, kako drvo ne bi zaklonilo shumu!
Poz
:wave:
Nedjo

 

[Nedjo]

Zamolio bih vas ako možete u međusobnom prepucavanju i vređanju da izuzmete Boga!

Ako ste nameravali da dezavuišete publiku svojim pisanjem, čini mi se da ste uspeli, ja sam bre sluđen od totalno kontradiktornih teorija i sada mi skoro ništa više nije jasno kako rade neke stvari kod A64. Ma ima bre da se upgradujem na Intel, tamo je sve još uvek jednostavno. 😀

Nemam nista protiv Boga... to sto napisah bilo je samo u duhu narodnih umotvorina 😉
Elem, najveci problem u citavoj prici je bespotrebno komplikovanje, nastalo sa nerazumevanjem gomile stvari, pa i samih skracenica!
Primera radi, frljanje skracenicom HTT! HTT je od Hyper Transort Technology! Zar Tehnologija moze imati takt??? To sto je onaj lik u CPU-Zu iskoristio HTT skracenicu i time labelovao jednu celiju u okviru njegove aplikacije, ama bas nista ne znaci!
Ovde postoji sveopste nerazumevanje sledecih vrekvencija i nacina kako se one dobijaju i koji takt generatori i njihovi kontroleri ih generisu:
1. Frekvencija CPU-a
2. Frekvencija interne magistrale izmedju CPU-a i mem kontrolera
3. Frekvencija interne magistrale izmedju CPU-a i Hyper Transport kontrolera
4. Frekvencija Memorijskog i HyperTransport kontrolera
5. Frekvencija eksterne magistrale izmedju memorijskog kontrolera i DDR modula
-----------
kada se overklokuje CPU podizu se frekvencije od 1 do 5.
Zahvaljujuci programabilnim PLL kontrolerima moguce je u slucaju podizanja frekvencije 1 uticati na odredjene mnozioce i nezavisno podici frekvenciju 4 i 5 u odnosu na frekvenciju 2 i 3.
Ono sto pod nicim izazvanim nazivom HTT stoji u famoznom CPU-Z je frekvencija 5 koja se moze podici i asinhrono u odnosu na frekvenciju 4 (odn. onaj deo koji se odnosi na memorijski kontroler)
Frekvencije pod 4 su direktno zavisne od programa (mnozilaca) "ubacenog" u PLL kontroler i zajedno rastu kad se podize frekvencija 1.
smorih se... dosta za danas!

 

[Stvorenje]

E, tako volem kad je sve lepo jednostavno i lako razumljivo objašnjeno.

 

[Lukija]

...
1. Frekvencija CPU-a
2. Frekvencija interne magistrale izmedju CPU-a i mem kontrolera
3. Frekvencija interne magistrale izmedju CPU-a i Hyper Transport kontrolera
4. Frekvencija Memorijskog i HyperTransport kontrolera
5. Frekvencija eksterne magistrale izmedju memorijskog kontrolera i DDR modula
Frekvencije pod 4 su direktno zavisne od programa (mnozilaca) "ubacenog" u PLL kontroler i zajedno rastu kad se podize frekvencija 1.
smorih se... dosta za danas!

Jel ovo zvanicno objasnjenje ili tvoja interpretacija? Voleo bih zvanicno. U onim PDFovima nisam nasao nigde podatak da CPU i mem kontroler rade na istoj frekvenciji ali i da ne rade. Dijagrami nisu detaljni sto je i razumljivo jer je tajna. Uostalom, sta podrazumevas pod frekvencijom rada mem kontrolera? A ono sto autor CPU-Z naziva HTT je po mom misljenju frekvencija klok generatora koji se "kaci" na CLKIN pin procesora. Takodje se moze videti da i HT Interface ima svoj ulaz za clock (L0_CLKIN). Ako se jos pogleda PDF samo se navodi da mem konotrler obezbedjuje frekvencije za rad DDR400/333/266/200 memorije uz odredjenu teblu. Daj neki dijagram/referencu pa cemo da zakljucimo slucaj.

 

[delimir]

Sa AMD Forum-a (kao objasnjenje pokretacu threada oko nekih stvari koje mu nisu jasne)...

Part III – The AMD K8-platform(Athlon 64/Athlon 64 FX/Opteron and their respective mobile counterparts)

The 'classical' Frontside Bus is the connection between the CPU and the chipsets' Northbridge which contains the memory-controller and connects to the rest of the system(via the Southbridge).
If you define the FSB as the connection between the CPU and memory-controller, then it does not really exist anymore on a K8-platform since the memory-controller is integrated into the CPU...in this case you could say the 'FSB' is running at full core-clockspeed.

However, if you define the FSB as the connection between the CPU and the rest of the system(regardless of whether a memory-controller is involved or not), you could say the CPUs' Hypertransport-link replaces the FSB(or it IS the FSB if you like).

The Hypertransport-link is different from a 'classical' FSB - it is not really a Bus, but a fast, packet-based point-to-point interconnect.
The HT-link comprises an upstream-(to CPU) and a downstream-part(from CPU), each 16-bits wide and clocked at 800MHz using a DDR-technology for an effective 1.6GHz clockspeed - this results in a total bandwidth of 6.4GB/s bidirectionally.

 

[delimir]

E, sada tu neki lik Kevill kaze da kontroler radi na taktu CPu-a, ali taj Kevill ne radi u AMD-u 🙂

http://www.amd.com/gb-uk/Processors/ProductInformation/0,,30_118_8826_8922~70050,00.html

U drugom dokumentu se spominje isto, ali je opet u pitanju "nezavisni izvor" tj. neki AMD partner...

AMD integrated the memory controller into the AMD Opteron processor. This
lowers latency and increases the effective bandwidth to memory. It also
eliminates the front side bus. The memory controller no longer runs at the bus
speed but at the processor clock speed. Furthermore, as processors are added
to a system memory, controllers are also added so the bandwidth to memory
scales directly with additional processors.

http://www.amd.com/us-en/assets/content_type/DownloadableAssets/Opt_Tech_Comput_whitepaper.pdf

Medjutim, zvanicni F.A.Q. kaze...

Q: What is the front-side bus frequency of the AMD Opteron processor?
A: In traditional microprocessor architecture, the front-side bus is the communication path connecting the northbridge chip to the CPU. As the AMD Opteron processor embeds functions of the northbridge into the CPU itself, including the memory controller, there is no longer a front-side bus as people have come to understand it. As the built-in memory controller operates at processor frequency, the clock frequency of the AMD Opteron processor can be considered the frequency of its front-side bus.

http://www.amd.com/us-en/Processors/ProductInformation/0,,30_118_4699_5707^5733~19820,00.html

Memory management
How does the on-board memory controller on the AMD Opteron™ and AMD
Athlon™ 64 processors affect performance?
Each AMD64 processor includes a DDR memory controller that can control 4 or more
DDR DIMMs. Memory performance is improved for the following reasons:
• The memory controller functions at CPU clock speeds and is not limited to the
speed of the front-side bus.
• Best-case memory latency is significantly reduced when compared to nonintegrated
memory controller designs.

http://www.amd.com/us-en/assets/content_type/Additional/AMD64_Porting_FAQ.pdf

 

[delimir]

Mogli smo jednotavno da pisemo Tomasu iz AMD-a, pa ako mu nije smor
odgovorio bi verovatno.

Mislim da nije moguce da jedan deo cipa radi na razlicitom taktu od ostatka. Moguce je gasenje neaktivnih delova cipa ili obaranje frekvence celog cipa...

 

[delimir]

Koja je poenta DDR-2 memorije, ako kontroler radi na 200? CPU se memoriji obraca ucestaloscu od 2 Ghz (npr.), a usko grlo predstavlja upravo brzina i propusna moc DDR-I memorije.

Kada bi hipoteticki memorijski kontroler radio na 200 MHz ne bi sa ovim revizijama procesora imalo smisla za DDR2 memorijom. Ali ne mozes reci koji ce mu DDR2 u toj situaciji, kada je pretpostavka da bi se tada promenila i interna arhitektura tj. povecao bi se i taj takt. Mada ako kontroler radi na taktu procesora, nema potrebe za izmenama u tom delu posto je npr. 2.6 GHz ka koliko radi najbrzi FX, vise nego dovoljan usisnik za bilo koji tip memorije (jedino, ako bi napravili quad chanell DDR2, ali to je ludost 🙂 )

 

[Lukija]

Delimire, sto se mene tice, sve je jasno 😉