genuine je napisao(la):
Ja iskreno nadam da ce SGI da se izvuce.... videcemo....
p.s. samo nesto me zanima... ukoliko intel i ostali planiraju 4 i 8 jezgara po cipu i ako su oni svi nakaceni na istu magistralu koliko ce ta magistrala da bude pod stresom? Razumem da ce oni da ubace puno kesa po jezgru ali to ne resava preterano ucestanost coherence misseva kod visenitnih aplikacija ( ozbiljnih ) .. svakako smanjuje capacity miseve ali ove druge?
mogla bi da se napravi tema na forumu za ovakve price
Čim pustiš neko računanje koje ne staje u keš magistrala je maksimalno opterećena. Zato u HPC klastere niko ni ne stavlja 2 procesora, jer bi onda jedan uvek čekao i ništa te ni radio, ali zato košta pa što plaćati neradnika. Keša će da bude sve više i više, možda i na x86 krenu sa L3 kešom, moguće i na ploči. Čak i sa dosta manjim taktom veliki L3 keš bi u takvim situacijama dosta poboljšao stvar. Ako bi trebao da opslužuje 4-8 procesora onda bi morao da ima veliku asocijativnost (min 8), a to ne ide zajedno sa visokim taktom. Sa druge strane, tu ima i rešenja koje skoro za džabe (do određene granice naravno), recimo povećanje bloka koje dosta prija glavnoj memoriji.
Sve to ima efekta tamo gde postoji kakav takav stepen lokalnosti, otprilike dok značajan deo podata koji se obrađuju staje u keš (koliki je tačno % zavisi od aplikacije). Tamo gde toga nema (FFT je divan primer) čim se izađe iz keša brzina katastrofalno pada. To znači da bi neki quad core procesor sa 4x4MB keša 4 FFTa od po 2MB vrteo stravičnom brzinom, dok da mu se daju 4 od 8MB to išlo drastično sporije.
Svakako bi mogao da se uradi tekst o tome, sa malo ozbiljnijom analizom, ovo što sam ovde napisao je samo par osnovnih činjenica. Još bolje bi bilo ako bi bio potkrepljen testovima gde "isti" procesori sa različitom količinom keša rade razne poslove sa različitim stepenom paralelizma. Od mogućih poslića, na pamet mi padaju LU i QR dekompozicija, FFT u 1/2/3D, neki iterativni solver (recimo GS, SOR i možda neki nestacionarni). To su sve poslovi koji drastično opterećuju keš, magistralu i memoriju. Jedina mana toga je što tu ima dosta posla, rezultati se moraju pažljivo čuvati i bila bi ogromna količina podataka tj. tabela i grafikona. Ostaje samo pitanje koliko bi to ljudi zaista pogledalo i koliko bi im to bilo zanimljivo za čitanje jer je u pitanju dosta složenija priča od gledanja bodova u sandri iz koje je sve odmah jasno (ko ima više, taj je brži i tačka). Pa ako ima zainteresovanih...
Ali to sto ti jesi ne znaci da ja ne znam o cemu pricam. MIPS je zziv, a sad u kojoj formi i implementaciji je druga tema.
Kao high performance arhitektura MIPS je mrtav. To što će ga biti u prenosnim uređajima, bez fp aritmetike, za mene je isto kao da ga nema.
Ali to sto ti jesi ne znaci da ja ne znam o cemu pricam. MIPS je zziv, a sad u kojoj formi i implementaciji je druga tema.
Baš tako. To donekle ima smisla. E sad, to što je MIPS nudio 3-4 puta više MFLOPS/W od Intela i imao slabije performanse...bolje da su pustili da ima "samo" 2 puta bolji taj odnos i dosta veće performanse. Ipak, ovo sada može samo da bude šbbkbb. Ili da dođe neki novi CEO i povampiri R18000 što je u domenu fantastike. Nabiti 32 procesora od kojih svaki troši po 100W u rek sa vazdušnim hlađenjem, a da to hlađenje nije turbina je malo nemoguće. Mesta gde se instaliraju takve mašine imaju vrlo ozbiljnu klimatizaciju.
