Šta je novo?

Nehalem

Status
Zatvorena za pisanje odgovora.
Pa da, bice manje L2 kesha. To je vec navedeno u ovom threadu, a ponovio sam i u gornjem postu.

Audio, mislim da je bila neka slika na kojoj je sistem sa 16-logickih jezgara - shot iz Task Managera... Ne mogu da je nadjem sada, ali cini mi se da je neko postovao.
 
Audio, mislim da je bila neka slika na kojoj je sistem sa 16-logickih jezgara - shot iz Task Managera... Ne mogu da je nadjem sada, ali cini mi se da je neko postovao.

Znam na sta mislis, ali cini mi se da je to bila dual socket masina sa dva Quad Core Nehalema.

Kako god bilo, Intel je ionako najavio 32nm tech, a posto je Nehalem gotov (uradjen je "tape out" sto znaci da je dizajn faza gotova tj. da moze da se proizvodi), ne bi me cudilo da su uspeli da naprave neki komad u 32nm za ovu priliku pa makar im to bio jedini ispravan komad iz celog wafera.

Ako ja znam da brojim taj wafer ima 20x14 cipova sto bi bilo oko 21 x 15mm po cipu (315mm²).
 
Poslednja izmena:
Znam na sta mislis, ali cini mi se da je to bila dual socket masina sa dva Quad Core Nehalema.

Kako god bilo, Intel je ionako najavio 32nm tech, a posto je Nehalem gotov (uradjen je "tape out" sto znaci da je dizajn faza gotova tj. da moze da se proizvodi), ne bi me cudilo da su uspeli da naprave neki komad u 32nm za ovu priliku pa makar im to bio jedini ispravan komad iz celog wafera.

Naučna fantastika 🙂. Možda početkom 2k8.
 
Ako ja znam da brojim taj wafer ima 20x14 cipova sto bi bilo oko 21 x 15mm po cipu (315mm²).


Racunao sam i odsecene cipove posto i oni ulaze u tih 300mm wafer-a, tako da je povrsina jezgra izmedju 255-280 mm^2. 🙂
 
Poslednja izmena:
Verovatno je sve u redu, ali niko nema prave informacije i svako je cuo nesto, a to nesto mozda i nije to, stoga ima gomila nedoumica.

No to je i logicno, jer Intel nije predstavio nehalem u kontekstu detaljisanja arhitekture, vec ga je samo najavio kao "tik" u svojoj tik-tok strategiji...

Ovo je zanimljivo, kada si vec spomenuo "tik-tak" strategiju razvoja...

Intel's Mooly Eden: "We understood that taking the desktop CPU and stretching it isn’t optimal. And we had the luxury of having two very good design teams working in parallel. Which, by the way, we continue to do with the tick-tock model.

We did the Core 2 Duo. At the same time, our partners from Oregon were working on the Nehalem. Now the guys on Nehalem are going to start ramping. I don’t know how many companies can do that."


Inace, i ceo intervju je jako zanimljiv i u casual fazonu, bez smarackih "PR-ovskih prica izokola"...

The other thing that might not be fair, but I never claimed to be fair, I’ve got the luxury of the technology [45 nm], at least one year before my competition. As a result, the transistor budget, leakage, etc., definitely gives me an advantage. There’s no way anybody in the industry can come up with 420 million transistors. Nobody can come out with 6 MB cache. Nobody can do it, simply because it would not be economic. And I believe the tools that we get for our design [45 nm] puts us in a very good position and I’m proud of that.

http://www.tgdaily.com/content/view/33958/136/

Inace, Nehalem je malo mesto u SAD u drzavi Oregon...
http://en.wikipedia.org/wiki/Nehalem,_Oregon

As of the censusGR2 of 2000, there were 203 people, 84 households, and 58 families residing in the city.
 
Poslednja izmena:
There’s no way anybody in the industry can come up with 420 million transistors. Nobody can come out with 6 MB cache. Nobody can do it, simply because it would not be economic. And I believe the tools that we get for our design [45 nm] puts us in a very good position and I’m proud of that.[/I]
Brate, u kom ego tripu su ovi iz Intela! Pa G80 je pre godinu dana izasao sa cc700 Miliona tranzistora, R600 proletos sa cc800 miliona! Sto se cachea tice, verujem da kada bi IBM-u trebalo toliko cachea iz nekog razloga, on bi ga i stavio na CPU...
 
Kada smo kod ego tripa, dobra je fora da Eden sve vreme prica u prvom licu 🙂

Sto se tice broja tranzistora, mislim da se odnosi na CPU industriju, jer GPU-ovi, ipak i pored velike komplexnosti, rade na drasticno nizim taktovima nego CPU-ovi i predstavljaju specijalizovane, a ne multi-purpose cipove.
 
Poslednja izmena:
Kada smo kod ego tripa, dobra je fora da Eden sve vreme prica u prvom licu 🙂

Sto se tice broja tranzistora, mislim da se odnosi na CPU industriju, jer GPU-ovi, ipak i pored velike komplexnosti, rade na drasticno nizim taktovima nego CPU-ovi i predstavljaju specijalizovane, a ne multi-purpose cipove.
Ja sam shvatio da on misli na idustriju proizvodnje visoko interisnih kola. Intel sa 45nm trenutno vodi ispred svih, ali ima tu dosta igraca koji znaju da nabudze gomile tranzistora i bez 45nm: TSMC, Texas Instruments, Chartered, IBM, Fujitsu, AMD...
 
Ja sam shvatio da on misli na idustriju proizvodnje visoko interisnih kola. Intel sa 45nm trenutno vodi ispred svih, ali ima tu dosta igraca koji znaju da nabudze gomile tranzistora i bez 45nm: TSMC, Texas Instruments, Chartered, IBM, Fujitsu, AMD...

Intel je kao sto rekoh nedavno napravio funkcionalan 32nm SRAM chip sa 1.9 milijardi tranzistora. Ne verujem da iko drugi ima ista priblizno tome u ovom trenutku:
http://www.xbitlabs.com/news/other/display/20070918153554.html

Pocevsi od starih najava:
http://www.theregister.co.uk/2005/11/01/amd_ibm_chip_deal/
http://www.theregister.co.uk/2006/01/12/ibm_sony_toshiba_32nm_cell/

Pa sve do skorasnjih:
http://www.xbitlabs.com/news/other/display/20070408224343.html
http://www.theregister.co.uk/2007/07/25/toshiba_fujitsu_nec_32nm_chip_talks/
http://www.xbitlabs.com/news/other/display/20070523181902.html

Po mom misljenju, svi zajedno da se udruze opet nemaju Intelov kapacitet, ni R&D, ni proizvodno/procesni. Oni svi tek pocinju sa high-k dielektrikom da rade, a Intel vec ima drugu generaciju toga u 32nm.

Obrati paznju na to da TSMC pocinje da proizvodi procesore od 2008 (ocekuje se da ce proizvoditi za AMD, sta li ce NVIDIJA?).
 
Poslednja izmena:
Kada smo kod ego tripa, dobra je fora da Eden sve vreme prica u prvom licu 🙂

Sto se tice broja tranzistora, mislim da se odnosi na CPU industriju, jer GPU-ovi, ipak i pored velike komplexnosti, rade na drasticno nizim taktovima nego CPU-ovi i predstavljaju specijalizovane, a ne multi-purpose cipove.

svaka cast na ovom odgovoru...

Bitno je da ljudi znaju da CPU i GPU zapravo nikako nisu iste stvari, iako se oba zovu procesori...

Nemojmo zaboraviti da G80 pik ima na 350GFlopsa a C2D na 50...no, nije to bez veze...put koji pokazuju GPU ce uskoro biti koriscen i u izradama CPU-a...
 
Poslednja izmena:
svaka cast na ovom odgovoru...

Bitno je da ljudi znaju da CPU i GPU zapravo nikako nisu iste stvari, iako se oba zovu procesori...

Nemojmo zaboraviti da G80 pik ima na 350GFlopsa a C2D na 50...no, nije to bez veze...put koji pokazuju GPU ce uskoro biti koriscen i u izradama CPU-a...
GPU je DRASTICNO komplikovaniji, ako se uzme odnos integrisanih tranzistora. vecina tranzistora na modernim CPU-ovima otpada na cache.
 
GPU je DRASTICNO komplikovaniji, ako se uzme odnos integrisanih tranzistora. vecina tranzistora na modernim CPU-ovima otpada na cache.

Pa sad to je diskutabilno. Na GPU ima znatno vise istih izvrsnih jedinica.
Takodje, pitanje je sta je komplikovanije:
- napraviti general purpose procesor koji obavlja relativno mali broj generalnih stvari jako efikasno (CPU)
ili
- napraviti procesor specijalizovan za izvrsavanje odredjenih radnji koje se lako paralelizju i moguce je jednostavnim dodavanjem izvrsnih jedinica direktno unaprediti performanse (GPU)

Rekao bih da je prvo teze.
 
Tesko je napraviti GP CPU koji je efikasan a da pri tom bude u okvirima arhaicne Intel x86 arhitekture. Zbog toga se pribegava trikovima kao sto su SIMD, superskalarna arhitektura sa grubo receno efikasnim x86 -> RISC prevodiocima, ne bi li se matori i izandjali legacy kod naterao da radi sto efikasnije i sto paralelnije. Drugi deo optimizacije je na kompajlerskom nivou gde se opet gleda da se iskoriste sto bolje potencijali modernih mikroarhitektura ili da se ne iskoriste prednosti konkurentskih arhitektura. :d
Na kraju, ono sto svi gledaju je kako da naprave najbolji i najoptimalniji proizvodni proces, sto se ipak vise gleda kada je CPU u pitanju. CPU dizajn je zapravo gomila kompromisa. Kompromis je u tome kako napraviti CPU koji je efikasan, a nije preterano skup za proizvodnju, da nema previse kesha, a da opet radi dobro, da ima relativno malo jezgro, a da efikasnost bude na nivou. Sama efikasnost naravno umnogome zavisi i od mikroarhitekture, pa se opet vracamo na pocetak. Dzabe ti dobar proces, ako ti je arhitektura losa i obrnuto. 🙂
Sto se GPU-a tice, tu je podjednako komplikovana situacija. Nije sve u tome da se napravi dobar GPU. Treba napraviti i dobre drajvere koji ce efikasno i adekvatno da iskoriste sve funkcije novih GPU-ova. Opet i u GPU-ovima se koriste slicne optimizacije koje se koriste i u CPU-ovima, ali kao sto znamo, programabilnost je zbog specificne namene ogranicena na odredjene stvari. Pitanje je samo koliko ce se te "odredjene stvari" dobro odraditi.
S' obzirom da nije neophodan visok radni takt gpu-a da bi se ostvarile visoke performanse, najvise zbog toga sto je moguce lako paralelizovati rad GPU-a, s' te strane gledano, GPU zahteva manje kompromisa u dizajnu. GPU zahteva sto veci broj paralelnih elemenata koji ce da imaju brzu interkomunikaciju i dobar rad sa memorijom, a CPU zahteva efikasan rad sa memorijom, keshom, dobar floating point i SIMD engine i naravno uz sve to i visok radni takt.
GPU je DRASTICNO komplikovaniji, ako se uzme odnos integrisanih tranzistora. vecina tranzistora na modernim CPU-ovima otpada na cache.
To takodje stoji. Ali situacija je takva iz prostog razloga sto je daleko lakse paralelizovati rendering slike nego GPR computing. Ono sto sam vec naveo, za dobar CPU, treba ti dobar IPC, sto je dosta tesko izvuci i visok takt. Za ovo drugo, pozeljno je da je CPU manje kompleksan.
Kod GPU-a je za visoku efikasnost potreban veliki broj paralelnih elemenata.
 
Poslednja izmena:
Pa da, ali ako napraviš CPU na 600MHz onda je to katastrofa, a SRAM radi pa radi 😉.

Nije u tome stvar. To je cista demonstracija tehnologije i moci te kompanije. To znaci da su ovladali imerzionom litografijom za 32nm u toj meri, da vec mogu da naprave SRAM chip koji radi u trenutku kada se konkurencija jos nije potpuno oslobodila 90nm proizvodnih kapaciteta, a kamo li demonstrirala funkcionalan 45nm procesor. Eto, to je poruka.
Kako se ono kaze onda? Respect 😉
 
Pa sve ja to znam, ali gosn. Audio kaže da su mogli da izbace Nehalem već ovako rano u 32nm, pročitaj malo unazad u threadu.
 
Nije u tome stvar. To je cista demonstracija tehnologije i moci te kompanije. To znaci da su ovladali imerzionom litografijom za 32nm u toj meri, da vec mogu da naprave SRAM chip koji radi u trenutku kada se konkurencija jos nije potpuno oslobodila 90nm proizvodnih kapaciteta, a kamo li demonstrirala funkcionalan 45nm procesor. Eto, to je poruka.
Kako se ono kaze onda? Respect 😉

Nije prvi put da je Intel predstavljao par godina unapred funkcionalne tranzistore izradjene proizvodnim procesom koji jos uvek nije u ekonomskoj eksploataciji. Tako je bilo i sa 45nm, ali stice se utisak da Intel dosta polaze na proizvodne kapacitete, dok ostatak industrije za njima dosta kaska po tom pitanju. Koliko je meni poznato, Intel ima vec 4-5 fabova koji su spremni za 45 litografiju i lansiranje Penryn jezgara krajem ove i pocetkom naredne godine u vecim kolicinama.

Uglavnom, necemo skoro videti 32nm procesore. Prvo ide 45nm Penryn, pa sledece godine 45nm Nehalem, pa tek nakon toga 32nm die-shrink Nehalema... Sve u svemu, mislim da ce prvi primerci poceti da pristizu tek krajem 2009. godine.
 
Poslednja izmena:
Pa sve ja to znam, ali gosn. Audio kaže da su mogli da izbace Nehalem već ovako rano u 32nm, pročitaj malo unazad u threadu.

Istina, izvini. Doduse, tesko je pratiti sta je neko rekao pre 20 postova. Drugacije sam shvatio ton tvog pretposlednjeg posta bez tog audio-vog sa prethodne strane. Svakako, da su napravili nehalem u 32nm, sigurno bi se vec pohvalili.
Ipak, i da su napravili nehalem u 32nm na 600MHz-a, to ne bio bila katastrofa, nego jos veci podvig u ovom trenutku.

Delimir je napisao(la):
...ali stice se utisak da Intel dosta polaze na proizvodne kapacitete, dok ostatak industrije za njima dosta kaska po tom pitanju.
Ne stice se utisak, to prosto bode oci. Intel je behemot u odnosu na AMD. Kompanija sa cirka 90k zaposlenih i cistim profitom od 5 milijardi $ godisnje. I tu stvarno nije tesko razumeti rezultate takve neravnopravne borbe.
S druge strane, IBM je 3X veci od Intela, makar po broju zaposlenih i ostvarenom prometu, a 2X veci po cistom godisnjem profitu. Ne znam kako treba shvatiti kaskanje IBM-a, kompanije sa tako enormnim ekonomskim i ljudskim resursima, u odnosu na Intel, sem da im razvoj novih proizvodnih procesa nije toliko u fokusu kao Intelu.
 
Poslednja izmena:
Pa, ne znam - mozda bude zanimljivih obrta...
http://www.theinquirer.net/default.aspx?article=42549

Doduse sve je to spekuklacija i to zesca, a i to bi najverovatnije znacilo kraj AMD-ovih desktop cipova i totalnu preorijentaciju na server market. Intel mora da ulaze mnogo u proizvodne kapaciete, jer je to mozda cak bitnije i od R&D-ja. Sa druge strane, IBM uopste nije lose poslovao na trzistu mikroprocesora - G5 je radio na 2.7 GHz, kada AMD jos nije imao ni priblizo toliko visok radni takt iako su koristili slicnu tehnologiju. IBM je i mogucio AMD-u da K8 bude toliko uspesan cip (SOI i napregnuti silicijum, kasnije)

PowerPC G5 je bio odlican cip. Stvar je koncepta, IBM je odavno odlucio da x86 arhitekturi suprostavi PowerPC, a x86 se pokazao kao izuzetno zilav koncept. Pridobijanje Jobsa u x86 tabor bio je dodatni udarac za PowerPC, koji je sada uglavnom iskljucivo namenski cip za specijalizovane primene. Steta, jer je npr. IBM imao cak i dual core G5 cipove na 2.5 GHz...
 
Poslednja izmena:
Jeste G5 je radio sa vodenim hladjenjem na 2.7 Ghz kad je FX60 radio sa box coolerom na 2.6 Ghz. Dosta pre toga je San Diego radio na 2.8 Ghz.

Problem je i to sto G5 na tih 2.5 - 2.7 Ghz nije bio efikasan onoliko koliko se ocekivalo, u odnosu na tadasnje K8 procesore. Jedan od razloga zasto je Steve Jobs batalio pricu oko PPC je i ta, sto konkurentska x86 arhitektura u mnogim stvarima nadmasuje odlican PPC koncept.
Nazalost ili na srecu, razlog tome je i rat konkurenata na trzistu x86 procesora.

Ako se vratimo u proslost davne 1980. godine, tadasnja Motorola sa svojim 68000 procesorom je bila jedno 6-7 godina ispred Intela sa njihovom glupavom 8086 arhitekturom.
68K je u ono vreme radio sa 32-bitnim intidzerima, sa 32-bitnim program counterom i linearnim adresnim prostorom sto je na x86 platformi zazivelo mnogo godina kasnije. Iako sa 16-bitnim ALU-om, kasnije, bez ikakvog rekompajliranja, na 32-bitnoj verziji, 68020 ili jacoj, programi su radili daleko brze, samo zahvaljujuci tome sto se nije mislilo kako ce 640KB RAM-a biti dovoljno jos dugo vremena. :d
Tada je Apple sa 68K procesorima bio kudikamo naprednija platforma od PC kante. Prosle su osamdesete, RISC arhitekture su pokazale izrazite prednosti po pitanju performansi u odnosu na tadasnje CISC, dostignut je i IPC 1, preslo se na superskalarno izvrsavavanje, Motorola je batalila pricu oko 68K i CISC-a, Apple se prebacio na RISC, t.j. PPC, a Intel je i dalje terao svoju CISC pricu, a onda su se setili da bi mogli da odrze kompatibilnost, a da dobiju prednosti koje ima RISC arhitektura i napravise Pentium koji je interno bio in-order RISC cip.
Kasnije se situacija zahuktavala na x86 planu, a doticni procesori su postali prilicno efikasni i sa visokim ucestalostima. MAC je poceo da gubi svoj ekskluzivitet napredne graficke radne stanice. Ono sto je ostalo je fleksibilan operativni sistem baziran na open source-u, relativno jednostavan za portovanje na razlicite platforme. Steve Jobs je vec izvesno vreme pretio Motoroli, t.j. Freescale-u da ce odustati od njihovih procesora, zatim je i IBM izvisio nakon ulaska x86 u "jabuke" 🙂
Performanse kojima je Jobs oduvek mahao vise nisu bili na strani Mac-a i jednostavno, moralo je da se pribegne drugom resenju.
To ima i svoje prednosti. Sada, Mac-ovi mogu da pokrecu Windows x86 OS-ove, kao i OS-X. Nisu jedino performanse uticale na Jobsovu odluku. Prelaskom na x86 se potencijalna baza korisnika se povecala, x86 softver se svuda koristi. IBM i Freescale ostaju ispaljeni.
Ekskluzivitet ostaje, OS-X podrzava samo odredjen hardware, racunari imaju izvanredan dizajn i kvalitet perifernih uredjaja. Mac je sada postao najekskluzivniji brand PC. :d

Sad odoh totalno u offtopic. AMD ce sigurno nastaviti da se bavi desktop cipovima, ali pitanje je koliko ce u buduce to biti zaista isplativa varijanta. Ukoliko bankrotiraju verovatno ce ih kupiti veliki plavi IBM koji ce nastaviti razvoj x86 cipova ili ce totalno da ugasi taj segment sto ne bi bilo nikako dobro. Ipak, najverovatnije je da se to nece desiti. U buduce ce se sve vise koristiti GP GPU primena u procesiranju, a legacy performanse koje trenutno nude Core 2 chipovi ce polako da gube na znacaju. U tom slucaju ce brzine interkonekcija, memorijski protoci, broj i efikasnost jezgara i procesnih elemenata biti od najveceg znacaja za brzinu izvrsavanja aplikacija. Cinjenica je da se legacy kod tesko moze paralelizovati i da je vrlo problematicno izvuci preterano visoke frekvencije procesora. Mnoge stvari ce se promeniti na hardverskoj a na softverskoj sceni.
 
Poslednja izmena:
Pa sve ja to znam, ali gosn. Audio kaže da su mogli da izbace Nehalem već ovako rano u 32nm, pročitaj malo unazad u threadu.

Ja sam rekao da su mogli da isforsiraju jedan ispravan komad Nehalema u 32nm cisto da bi demonstrirali silu da im je to kojim slucajem bilo potrebno.

Sa ovako jadnim (da ne kazem dronjavim) AMD-om, stvarno nema potrebe da zure.
 
Interesantno je to da integer IPC kod Core 2 tesko prelazi 2 IPC iako Intel tvrdi da moze cak i 5. :d

http://realworldtech.com/forums/index.cfm?action=detail&id=83142&threadid=83060&roomid=2

Po ovome ispada da C2 ima samo 2 integer ALU-a ili da je ipak nesto drugo po sredi. Ipak, u realnom radu, IPC tesko da prelazi 1.5, pa zahvaljujuci brzom i velikom kesu C2 uglavnom odnosi pobedu nad konkurencijom po pitanju IPC-a.
Ukoliko Nehalem bude imao manji L2 i shared L3, moze lako da se desi da se integer IPC broj smanji kod single threaded operacija. Implementacija SMT-a i IMC-a bi mogla znacajno da poboljsa skaliranje u multithreaded okruzenju.
 
Interesantno je to da integer IPC kod Core 2 tesko prelazi 2 IPC iako Intel tvrdi da moze cak i 5. :d

http://realworldtech.com/forums/index.cfm?action=detail&id=83142&threadid=83060&roomid=2

Po ovome ispada da C2 ima samo 2 integer ALU-a ili da je ipak nesto drugo po sredi. Ipak, u realnom radu, IPC tesko da prelazi 1.5, pa zahvaljujuci brzom i velikom kesu C2 uglavnom odnosi pobedu nad konkurencijom po pitanju IPC-a.
Ukoliko Nehalem bude imao manji L2 i shared L3, moze lako da se desi da se integer IPC broj smanji kod single threaded operacija. Implementacija SMT-a i IMC-a bi mogla znacajno da poboljsa skaliranje u multithreaded okruzenju.

Ne znam kako mere vreme, ja sam radio ovako:
Kod:
#include <stdio.h>
#include <windows.h>

#pragma comment(lib, "advapi32.lib")

static DWORD CPUFrequency(void)
{
	DWORD freq;
	HKEY hKey;
	const char *key = "HARDWARE\\DESCRIPTION\\System\\CentralProcessor\\0";
	DWORD buflen = 4;
	RegOpenKeyExA(HKEY_LOCAL_MACHINE, key, 0, KEY_READ, &hKey);
	RegQueryValueExA(hKey, "~Mhz", NULL, NULL, (LPBYTE)&freq, &buflen);
	RegCloseKey(hKey);
	return freq;
}

static __declspec(naked) unsigned __int64 ReadTSC(void)
{
	__asm	{
		rdtsc
		ret
	}
}

const int inner = 65536;
const int outer = 10000;

static __declspec(naked) void calibrate(void)
{
	__asm	{
		push		ebx
		push		esi
		push		edi
		mov		eax, dword ptr [inner]
		align		16
loop_01:
		sub		eax, 1
		jnz		loop_01
		pop		edi
		pop		esi
		pop		ebx
		ret
	}
}

static __declspec(naked) void test(void)
{
	__asm	{
		push		ebx
		push		esi
		push		edi
		mov		eax, dword ptr [inner]
		align		16
loop_01:
		xor		edx, ebx
		xor		ecx, ebx
		xor		esi, ebx
		xor		edx, ebx
		xor		ecx, ebx
		sub		eax, 1
		jnz		loop_01
		pop		edi
		pop		esi
		pop		ebx
		ret
	}
}

int main(int argc, char *argv[])
{
	unsigned __int64	t0, t1;
	double			tc, tt, freq = CPUFrequency();

	t0 = ReadTSC();
	for (int i = 0; i < outer; i++) {
		calibrate();
	}
	t1 = ReadTSC();

	tc = (double)(t1 - t0);

	t0 = ReadTSC();
	for (int i = 0; i < outer; i++) {
		test();
	}
	t1 = ReadTSC();

	tt = (double)(t1 - t0);

	tt -= tc;

	printf("%.3f ms, %5.2f clocks per iteration, %5.2f clocks per XOR\n", tt / freq / 1000.0, tt / outer / inner, tt / outer / inner / 5);

	return 0;
}
 
Ispalo je da je power man. na Meromu pravio probleme pa su kasnija merenja pokazala nesto bolje rezultate (pogledajte kasnije postove tog lika sto je merio).
 
Opet ne dostize IPC 3.
 
Status
Zatvorena za pisanje odgovora.
Nazad
Vrh Dno