Nehalem

[DeanXP]

RWT - CSI detaljno

 

[audiofreak]

RWT - CSI detaljno

Odlican tekst, a evo i objasnjenja koje nas zanima:

Many of the techniques that larger systems use to ensure reliability and scalability are more complicated than necessary for smaller servers (let alone notebooks or desktops), producing somewhat contradictory objectives. Consequently, it should be no surprise that CSI is not a single implementation, but rather a closely related family of implementations that will serve as the backbone of Intel’s architectures for the coming years.

A moja prva pomisao kad sam ovo procitao:

Unlike the front-side bus, CSI is a cleanly defined, layered network fabric used to communicate between various agents. These ‘agents’ may be microprocessors, coprocessors, FPGAs, chipsets, or generally any device with a CSI port.

Bila je "GPU sa CSI portom".

EDIT:
Ovo je bas interesantno, zivo me zanima da li ce zaziveti i kako ce se pokazati:

One of the patents relating to CSI is for a remote device initiating a prefetch into processor caches. The general idea is that in some situations, remote agents (an I/O device or coprocessor) might have more knowledge about where data is coming from, than the simple pattern detectors in the cache or memory controller. To take advantage of that, a remote agent sends a prefetch directive message to a cache prefetcher. This message could be as simple as indicating where the prefetch would come from (and therefore where to respond), but in all likelihood would include information such as data size, priority and addressing information. The prefetcher can then respond by initiating a prefetch or simply ignoring the directive altogether. In the former case, the prefetcher would give direct cache access to the remote agent, which then writes the data into the cache. Additionally, the prefetcher could request that the remote agent pre-process the data. For example, if the data is compressed, encoded or encrypted, the remote agent could transform the data to an immediately readable format, or route it over the interprocessor fabric to a decoder or other mechanism.

Zaista neke jako velike inovacije nas ocekuju u drugoj polovini naredne godine -- MESIF umesto M(O)ESI, two hop umesto three hop sistem, Direct Cache Access, power saving, skalabilni linkovi (adaptivna sirina, zastita od gresaka, hot plug, mogucnost dodavanja naprednih snoop filtera od strane OEM-a), a najinteresantnije od svega je sto CSI nije limitiran na bakarne provodnike vec je moguce implementirati ga i optickim putem.

Nakon sto sam ovo procitao Phenom i Barcelona mi izgledaju kao poljski misevi koji beze ispred Twistera.

 

[DeanXP]

A moja prva pomisao kad sam ovo procitao:

Bila je "GPU sa CSI portom".

Bila je to i njihova pomisao. Google: Intel Geneseo, AMD Torrenza.

Ovo je bas interesantno, zivo me zanima da li ce zaziveti i kako ce se pokazati:

To i mene zamina. Remote Prefetch je zanimljiv koncept koji bi uz raznovrsne CSI-attached ili SoC/integrisane uredjaje imao mnogo smisla.

Zaista neke jako velike inovacije nas ocekuju u drugoj polovini naredne godine

🙂
Ocigledno nisi upoznat sa HT 3.0.

 

[Nedjo]

Ocigledno nisi upoznat sa HT 3.0.

hehe, ma to je njegov licni izbor. Njemu je tek sada palo napamet da bi se CPU i GPU mogli povezati koherentnim serijskim linkom i ako AMD o tome prica vec podugo.

Meni je interesantno , kako sad niko ne uzima pojam "kasnjenje" kada se prica o CSI-u, koji stize za HT-om posle, koliko... 5 godina?

 

[delimir]

Pa, da je Intel najavio CSI u trecem kvartalu 2007. godine, a jos ga nije predstavio (Hector kaze da AMD kasni sa K10 sest meseci) naravno da bi bilo u pitanju kasnjenje.

Ovako mozemo govoriti o ”5 godina” tehnoloske inferiornosti po pitanju tog segmenta tehnologije u odnosu na AMD.

 

[audiofreak]

hehe, ma to je njegov licni izbor. Njemu je tek sada palo napamet da bi se CPU i GPU mogli povezati koherentnim serijskim linkom i ako AMD o tome prica vec podugo.

Da si ti meni ziv i zdrav, meni je to palo napamet pre nego Intelu i AMD-u i to dosta pre nego sto je izasao PCI-Express.

I ne samo to nego i eksterne graficke u sopstvenoj kutiji sa hladjenjem i napajanjem preko serijskog busa sam odavno prizeljkivao samo nazalost mene nisu pitali sta da prave sledece. I ja ne bih stavio 144-pinski PCIe kabl i konektor nego optiku ali ko sto rekoh, ko mene pita.

Meni je interesantno, kako sad niko ne uzima pojam "kasnjenje" kada se prica o CSI-u, koji stize za HT-om posle, koliko... 5 godina?

Kasnjenje? Realno nije bilo potrebe za tim kad je FSB radio posao i ostao u trci sa AMD-om i pored IMC i HyperTransporta. Koliko ja vidim to je AMD-u donelo neku znacajniju prednost samo u serverskom segmentu, a i to se cini mi se istopilo kad su se pojavili Core Xeoni i novi cipseti sa dual FSB-om i snoop filterima.

U desktop segmentu AMD nema ama bas nikakvu prednost od HyperTransporta i IMC-a. Tek sa pojavom vise od 4 jezgra ce tu biti neke realne "guzve".

Sto se tice HT3.0, nisam upoznat zaista. Ne stizem bas sve da procitam ovih dana. Jel to negde vec implementirano ili tek treba da bude i kada?

 

[Nedjo]

Da si ti meni ziv i zdrav, meni je to palo napamet pre nego Intelu i AMD-u i to dosta pre nego sto je izasao PCI-Express.

I ne samo to nego i eksterne graficke u sopstvenoj kutiji sa hladjenjem i napajanjem preko serijskog busa sam odavno prizeljkivao samo nazalost mene nisu pitali sta da prave sledece. I ja ne bih stavio 144-pinski PCIe kabl i konektor nego optiku ali ko sto rekoh, ko mene pita.

Sta reci sem da si ti pravi covek, u pravo vreme, ali na pogresnom mestu.

Kasnjenje? Realno nije bilo potrebe za tim kad je FSB radio posao i ostao u trci sa AMD-om i pored IMC i HyperTransporta. Koliko ja vidim to je AMD-u donelo neku znacajniju prednost samo u serverskom segmentu, a i to se cini mi se istopilo kad su se pojavili Core Xeoni i novi cipseti sa dual FSB-om i snoop filterima.

U opste ne pricam u kontekstu trzisnih prednosti. U ostalom ako cemo po toj logici, Intel je oduvek bio u trzisnoj prednosti, pa zasto bi ond au opste izbacivao CSI?

U desktop segmentu AMD nema ama bas nikakvu prednost od HyperTransporta i IMC-a. Tek sa pojavom vise od 4 jezgra ce tu biti neke realne "guzve".

Velika prednost, i to ona koja omogucava da se drzi u odnosu na C2D proizilazi upravo iz IMC+HT kombinacije - jeftinija platforma. Chipsetovi su jeftiniji ili barem omogucavaju snabdevacu istih da ima zadovoljavajucu marginu da ostane u biznisu AMD chipsetova. Ploce su jeftinije i takodje kreiraju margine potrebne da bi proizvodjaci ploca podrzavali AMD. Sa IMC+HT AMD je resio ogroman problem koji je K7 kocio dosta dugo nakon izlaska - platforma.

Sto se tice HT3.0, nisam upoznat zaista. Ne stizem bas sve da procitam ovih dana. Jel to negde vec implementirano ili tek treba da bude i kada?

Implementirano je u RD790 ploce i u nadolazeci nForce serije 7.

 

[audiofreak]

Sta reci sem da si ti pravi covek, u pravo vreme, ali na pogresnom mestu.

Prica mog zivota.

U opste ne pricam u kontekstu trzisnih prednosti. U ostalom ako cemo po toj logici, Intel je oduvek bio u trzisnoj prednosti, pa zasto bi ond au opste izbacivao CSI?

Zato sto AMD nije uspeo da nametne Hypertransport kao standard? Zato sto je sve sto je Intel do sada lansirao od interfejsa postalo standard?

Velika prednost, i to ona koja omogucava da se drzi u odnosu na C2D proizilazi upravo iz IMC+HT kombinacije - jeftinija platforma. Chipsetovi su jeftiniji ili barem omogucavaju snabdevacu istih da ima zadovoljavajucu marginu da ostane u biznisu AMD chipsetova. Ploce su jeftinije i takodje kreiraju margine potrebne da bi proizvodjaci ploca podrzavali AMD. Sa IMC+HT AMD je resio ogroman problem koji je K7 kocio dosta dugo nakon izlaska - platforma.

Prvo, ja sam govorio da AMD i desktop procesori nemaju vajde od toga. To sve o cemu ti pricas je prednost za OEM-e, proizvodjace cipseta i ploca, ne za AMD.

AMD je u desktop segmentu samo otudjio NVIDIJU tim potezom, nista drugo. Intel im je sa druge strane ostavio mogucnost diferencijacije i kao sto vidimo to je rezultovalo veoma konkurentnim cipsetima sa odlicnim memorijskim kontrolerom i NVIDIJINOM nabavkom licence za CSI.

Implementirano je u RD790 ploce i u nadolazeci nForce serije 7.

I ukratko sta ima od pomenutih mogucnosti CSI-ja?

 

[Ace Rimmer]

AMD je u desktop segmentu samo otudjio NVIDIJU tim potezom, nista drugo. Intel im je sa druge strane ostavio mogucnost diferencijacije i kao sto vidimo to je rezultovalo veoma konkurentnim cipsetima sa odlicnim memorijskim kontrolerom i NVIDIJINOM nabavkom licence za CSI.

Da nije famoznog SLIa, NVIDIA nebi ni pomirisala CSI slično kao VIA i SIS. Još ih NVIDIA prca u mozak ... neda im SLI za X38 😉

 

[Paradigma]

Zato sto AMD nije uspeo da nametne Hypertransport kao standard? Zato sto je sve sto je Intel do sada lansirao od interfejsa postalo standard?

Nije se nametnuo kao standard ali eto NVIDIA koristi Hypertransport aktivno od nForce 4 pa na ovamo, kao i IBM i Broadcom.

I ukratko sta ima od pomenutih mogucnosti CSI-ja?

Umetnik si da deformišeš pitanja ali neće se niko upecati ne brini.

 

[Nedjo]

Zato sto AMD nije uspeo da nametne Hypertransport kao standard? Zato sto je sve sto je Intel do sada lansirao od interfejsa postalo standard?

Jel ti zaista ne znas o cemu pricas ili namerno izvrces stvari, Ja imam visoko misljenje o tvom znanju, pa mi tesko pada da pomislim da je ovo drugo u pitanju!

Reci mi gde se intelov GTL i njegove (re)inkarnacije i budzenja jos koriste sem na Intelovim chipsetovima?

Ako nameravas da pomenes PCI Express, onda molim te mojne, jer mesanje PCI Expressa i HyperTransporta je mesanje grandmothers and frogs (TM by Wolf Draskovic)

Paradigma je dole lepo pomenuo ko sve koristi HT.

Prvo, ja sam govorio da AMD i desktop procesori nemaju vajde od toga. To sve o cemu ti pricas je prednost za OEM-e, proizvodjace cipseta i ploca, ne za AMD.

Opet izvrces, ali ajd navikli smo. To sto neko 'oce da podrzi AMD procesore sa svojiom infrastrukturom, jer mu je AMD zahvaljujuci tehnologiji ugradjenoj u CPU omogucio da zaradjuje pare, je direkta korist za AMD jer ce se ti njegovi proesori imati gde ugraditi! Procesori bez platformske podrske su nista.

AMD je u desktop segmentu samo otudjio NVIDIJU tim potezom, nista drugo. Intel im je sa druge strane ostavio mogucnost diferencijacije i kao sto vidimo to je rezultovalo veoma konkurentnim cipsetima sa odlicnim memorijskim kontrolerom i NVIDIJINOM nabavkom licence za CSI.

LOL, pa realno 'vidijina chipset divizija zivi od nForce4 i nForce5 chipsetova koje prodaju k'o cheten alvu... pfff "otudjio:, svasta cu jos procitati.

Sto tice 'vidije i CSI-a, to je u ovom momentu samo jedna shpekulacija o kojoj cemo raspravljati kad je potvrde ili opovrgnu zvanicnici dveju kompanija.

I ukratko sta ima od pomenutih mogucnosti CSI-ja?

Ako te zanima uzeces pa ces vec negde iskopati i procitati, a mi necemo dalje da skrecemo sa teme koju si ti zapoceo, a koja se zove "Nehalem".

S tim na umu, negde sam nacuo da ce IMC biti implementiran samo u Xeone i da ce biti FB-DIMM 2, a da ce Core 3 i dalje da se oslanja na chipset i MC ugradjen u njega... sta mislite o tome? Meni to zvuci veoma logicno, obzirom koliki biznis za Intel predstavljaju chipsetovi.

 

[DeanXP]

Nije se nametnuo kao standard ali eto NVIDIA koristi Hypertransport aktivno od nForce 4 pa na ovamo, kao i IBM i Broadcom.

Nvidia koristi HyperTransport jos od nForce 1 za northbridge<->southbridge vezu.

I ukratko sta ima od pomenutih mogucnosti CSI-ja?

Ukratko: sve.

S tim na umu, negde sam nacuo da ce IMC biti implementiran samo u Xeone i da ce biti FB-DIMM 2, a da ce Core 3 i dalje da se oslanja na chipset i MC ugradjen u njega... sta mislite o tome? Meni to zvuci veoma logicno, obzirom koliki biznis za Intel predstavljaju chipsetovi.

Bilo je vec reci o tome u ovom threadu. Misljenja sam de ce Intel na desktop-u da zastiti chipset biznis. FB-DIMM2 IMC deluje logicno za Xeon MP.
Ali me najvise zanima da li je tacna glasina da ce dual socket Nehalem imati 3 channel DDR3 IMC.

 

[drfedja]

Nije se nametnuo kao standard ali eto NVIDIA koristi Hypertransport aktivno od nForce 4 pa na ovamo, kao i IBM i Broadcom.

Za CPU interfejs koristi od nForce3. 😉 Za chipset konekciju jos od nForce420/415 Socket A chipsetova, sto ti je napisao i DeanXP.

 

[audiofreak]

Prvo ja ne znam da li se svi pravite mutavi ili sta? Lepo sam pitao GDE SE KORISTI HT3.0.

Nedjo je odgovorio RD790 i nForce 7. Jedno od ta dva pravi sam AMD, a drugo jos nije izaslo, drugim recima nista od toga nije jos aktuelno niti zastupljeno u nekoj vecoj meri na trzistu, znaci moze se slobodno reci da se jos ne koristi nigde.

Reci mi gde se intelov GTL i njegove (re)inkarnacije i budzenja jos koriste sem na Intelovim chipsetovima?

Ja sam rekao interfejsi, GTL je samo tip signalizacije, a ne kompletan interfejs kao CSI ili HyperTransport.

Ako nameravas da pomenes PCI Express, onda molim te mojne, jer mesanje PCI Expressa i HyperTransporta je mesanje grandmothers and frogs (TM by Wolf Draskovic)

ISA, PCI, USB, PCI-Express su interfejsi pa je normalno da njih pomenem.

To sto neko 'oce da podrzi AMD procesore sa svojiom infrastrukturom, jer mu je AMD zahvaljujuci tehnologiji ugradjenoj u CPU omogucio da zaradjuje pare, je direkta korist za AMD jer ce se ti njegovi proesori imati gde ugraditi! Procesori bez platformske podrske su nista.

Ja pricam svo vreme o desktopu i korisnicima, a ti o serverima, chipsetima i platformama.

LOL, pa realno 'vidijina chipset divizija zivi od nForce4 i nForce5 chipsetova koje prodaju k'o cheten alvu... pfff "otudjio:, svasta cu jos procitati.

Realno, NVIDIA je AMD-u donela proboj na trziste svojim memorijskim kontrolerom jer su SiS, Ali i Via bili i ostali djubre po tom pitanju. I onda je AMD rekao "nema vise memorijskog kontrolera". To je za mene isto sto i pruziti ruku SiS, Ali i Via, a osamariti NVIDIJU.

NVIDIJA je presla preko toga i prilagodila se, ali verujem da im Jen-Hsun Huang nece to lako oprostiti i da ce ih kad-tad sacekati iza okuke zbog toga.

S tim na umu, negde sam nacuo da ce IMC biti implementiran samo u Xeone i da ce biti FB-DIMM 2, a da ce Core 3 i dalje da se oslanja na chipset i MC ugradjen u njega... sta mislite o tome? Meni to zvuci veoma logicno, obzirom koliki biznis za Intel predstavljaju chipsetovi.

Ako CSI bude dobar bus, za desktop ce sasvim biti svejedno da li je MC ili IMC.

 

[Nedjo]

Prvo ja ne znam da li se svi pravite mutavi ili sta? Lepo sam pitao GDE SE KORISTI HT3.0.
Nedjo je odgovorio RD790 i nForce 7. Jedno od ta dva pravi sam AMD, a drugo jos nije izaslo, drugim recima nista od toga nije jos aktuelno niti zastupljeno u nekoj vecoj meri na trzistu, znaci moze se slobodno reci da se jos ne koristi nigde.

Pa trenutno je u porizvodnji desetine ploca sa ova dva chipseta, tako da se koristi SAD!

Ja sam rekao interfejsi, GTL je samo tip signalizacije, a ne kompletan interfejs kao CSI ili HyperTransport.
ISA, PCI, USB, PCI-Express su interfejsi pa je normalno da njih pomenem.

Ako, pominji ih slobodno, ali mojne da ih stavljas u isti kos sa HT i CSI, kad vrlo dobro znas da ne pripadaju tamo.

Ja pricam svo vreme o desktopu i korisnicima, a ti o serverima, chipsetima i platformama.

Kako god! Ostaje cinjenica da korisnik ima jeftiniju platformu zbog stepena integracije koji je AMD odradio, a da pri tome ceo lanac proizvodjaca tog prozivoda koji korisnik kupje, ima zaradu. I vuk sit i jarici na mestu 😉

Realno, NVIDIA je AMD-u donela proboj na trziste svojim memorijskim kontrolerom jer su SiS, Ali i Via bili i ostali djubre po tom pitanju. I onda je AMD rekao "nema vise memorijskog kontrolera". To je za mene isto sto i pruziti ruku SiS, Ali i Via, a osamariti NVIDIJU.

Realno, ali najrealnije, nForce se izrodio iz strateske alijanse koju su AMD i NVIDIA osnovali dosta davno. nVidia je imala superioran chipset jer AMD nikom drugom nije obezbedio tako fokusiranu pomoc.
U ostalom, AMD je u svojim strateskim planovima imo dugo dugo 'vidiju kao metu kupovine, tako da se u to vreme na tu razmenu tehnologija gledalo kao na ulaganje u buducnost.

Da si ti u pravu sa tim pruzanjem ruke, onda bi danas, nakon 4 gdine postojanja K8-ce, VIA i SiS bili imena na trzistu chipsetova, a ne 'vidija! Tako da si ti to lepo iskarikirao, ali nisi u pravu 😉

NVIDIJA je presla preko toga i prilagodila se, ali verujem da im Jen-Hsun Huang nece to lako oprostiti i da ce ih kad-tad sacekati iza okuke zbog toga.

jes kako da no :d

 

[audiofreak]

Pa trenutno je u porizvodnji desetine ploca sa ova dva chipseta, tako da se koristi SAD!

U proizvodnji i na policama nije isto sto i u upotrebi, a siguran sam da ima boljih stvari u ponudi koje vise zanimaju entuzijaste nego RD790.

Ako, pominji ih slobodno, ali mojne da ih stavljas u isti kos sa HT i CSI, kad vrlo dobro znas da ne pripadaju tamo.

Ja sam to ionako pominjao kao potvrdu da su do sada Intelovi interfejsi postajali opste prihvaceni standardi, a AMD-ovi ne, a ti se i dalje pravi mutav ako hoces.

Inace PCI-Express je serijski interfejs i moglo bi se reci da je u rangu sa CIS i HyperTransportom, ali mu je namena drugacija.

Realno, ali najrealnije, nForce se izrodio iz strateske alijanse koju su AMD i NVIDIA osnovali dosta davno. nVidia je imala superioran chipset jer AMD nikom drugom nije obezbedio tako fokusiranu pomoc.

Da, sad se secam... AMD je u stvari dao NVIDIJI nacrt za memorijski kontroler i cak ih je pustio da posle taj nacrt upotrebe za proizvodnju Intel chipseta. Al' zamalo. :d

Da si ti u pravu sa tim pruzanjem ruke, onda bi danas, nakon 4 gdine postojanja K8-ce, VIA i SiS bili imena na trzistu chipsetova, a ne 'vidija! Tako da si ti to lepo iskarikirao, ali nisi u pravu 😉

Mozda se nisam lepo izrazio, nisam hteo da kazem da je AMD favorizovao SiS i VIA-u tim potezom.

Hteo sam da kazem da je to sto je AMD uradio dalo svima jednake sanse, tako sto je saplelo onog ko je najbrze trcao (NVIDIJU), a ne tako sto je "poguralo" one koji su trcali sporo.

I kao sto mladjani Dash rece "Saying that everyone is special is just another way of saying that no one is", sada imamo bas takvu situaciju -- mrtvo more dosadnih cipseta. Razlike u performansama su na nivou greske u merenju. Nema diferencijacije, nema inovacije. Nema nicega.

 

[delimir]

NVidia-i nije potreban AMD-ov ”nacrt” za memorijski kontroler, posto nVidia ima velikog iskustva u toj sferi koje je proisteklo iz dizajniranja GPU-ova (svaki GPU ima integrisan MC), a kod prvog nForce-a, koji je da podsetim, inicijalno bio iskljucivo integrisano resenje, je iskoristila ta svoja iskustva i prilagodila GeForce GPU, napravivsi od njega nForce MCP/MCH. Iz tih razloga inicijalni nForce je bio iskljucivo IGP resenje.

Pre je prica/spekulacija obrnuta, da je AMD za K8 koristio nVidia-ina resenja. NVidia bi mogla da pretoci mnogo vise iskustva AMD-u kada je integracija memorijskog kontrolera u pitanju.

 

[drfedja]

Koliko znam tu je sad i ATi u igri sa svojim ring-bus kontrolerom, koji je dosta efikasno resenje. Ne vidim razloga zasto se u buducim GPGPU procesorima ne bi naslo takvo resenje.

 

[delimir]

Naravno da nema razloga da se ne nadje, naprotiv. Ali, pricamo o vremenu kada je dizajniran K8 i u njega integrisan memorijski kontroler, a tada ATI nije uopste bio u igri sa AMD-om.

Sigurno da AMD u buducim procesorima moze da iskoristi iskustva ATI-jevih GPU inzenjera, kao sto je, verovatno, u vreme dizajniranja K8-ice iskoristio iskustva nVidia-e u zamenu za pomoc pri afimraciji nVidia-e na trzistu cipsetova.

 

[drfedja]

AMD je odavno jos dizajnirao chipsetove i njegovi AMD756 i 761 northbridge-ovi su se za ono vreme pokazali jako dobrim. Ne verujem da im je bilo preterano tesko da naprave dobar IMC, ali je bilo problem integrisati ga u procesor. IMC-ovi u svim K8 procesorima su bili vrlo efikasni, ali raniji su bili manje fleksibilni od kasnijih. To opet nije smetalo tipovima poput OskaraWu-a da naprave najbolje ploce, koje su izvlacile cudo iz ove tehnologije.

 

[Snejk]

Nehalem na IDF-u:

http://www.fudzilla.com/index.php?option=com_content&task=view&id=3088&Itemid=1

 

[delimir]

evo jos vesti...
http://www.dailytech.com/article.aspx?newsid=8927

Zanimljivi su i predstavljeni Penryn Xeoni... 80W TDP-a uz radni takt od 3 GHz i cetiri jezgra...

http://www.dailytech.com/article.aspx?newsid=8928

 

[drfedja]

Evo i slike jezgra:

 

[ivanbo2003]

Na slici je po svoj prilici QuadCore Nehalem,700miliona tranz.,HT,~8MB L3 kesa,QuickPath interconnect,IMC.Po nekim izvestajima,Q3 2008 time-to-market.Konacno smo videli CSI implementaciju koja radi uzivo 🙂

 

[Nedjo]

hehe, Dzobsove fore:
http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3101&p=6
"One more thing"
😀

Na slici je po svoj prilici QuadCore Nehalem,700miliona tranz.,HT,~8MB L3 kesa,QuickPath interconnect,IMC.Po nekim izvestajima,Q3 2008 time-to-market.

Odjedanput "naive" quad core i nije tako losa fora... 😉

 

[drfedja]

Zivo me interesuje kako su izveli SMT implementaciju na P6 mikroarhitekturi, kako ce se ponasati Intelov IMC itd....
Zahvaljujuci SMT-u i IMC-u Nehalem bi mogao kudikamo bolje da skalira u MP okruzenju od Barcelone. Jos ako i IPC bude visok, saterace "zelene" u misiju rupu.
Koliko vidim i pozamasna kolicina L3 kesha je tu, pa ovi iz AMD-a nisu budale ako su stavili to na quadcore procesor. 45nm Shanghai ce imati "samo" 6MB L3, a da li ce moci da parira ovom cudovistu, hm... bice chupavo za AMD, ako se uzmu u obzir relativno mlaki single thread rezultati koje daje K10.

 

[delimir]

lol
http://www.theinquirer.net/default.aspx?article=42438

Zivo me interesuje kako su izveli SMT implementaciju na P6 mikroarhitekturi, kako ce se ponasati Intelov IMC itd....
Zahvaljujuci SMT-u i IMC-u Nehalem bi mogao kudikamo bolje da skalira u MP okruzenju od Barcelone. Jos ako i IPC bude visok, saterace "zelene" u misiju rupu.
Koliko vidim i pozamasna kolicina L3 kesha je tu, pa ovi iz AMD-a nisu budale ako su stavili to na quadcore procesor. 45nm Shanghai ce imati "samo" 6MB L3, a da li ce moci da parira ovom cudovistu, hm... bice chupavo za AMD, ako se uzmu u obzir relativno mlaki single thread rezultati koje daje K10.

Tolika kolicina L2 kesha je pomalo neocekivana, ako se ima u vidu arhitektura sa IMC-om. Hm, cudno - ali valjda oni znaju sta rade 🙂 Uglavnom, veliki L2 kesh ne moze da skodi.

Odjedanput "naive" quad core i nije tako losa fora... 😉

Pa nije odjednom. Intel je jos ranije zvanicno izneo tvrdnju da smatraju da je native quad core u 65nm neisplativ i da ce oni izaci sa takvim cipom u 45nm. Poslednji dogadjaji oko Barse su delom pokazali da su bili u pravu.

Znaci, Intel je najavio svoj native quad core odavno, a ne secam se da je generalno receno da je to lose resenje, vec da je pri trenutnom proizvodnom procesu 2+2 quad core najbolje resenje.

 

[Zekaleon]

Prosto je neverovatno koliko je Intel u stanju da po potrebi ubrza projekte. Ponekad je nemoguce je oteti se utisku da su njihovi resursi neograniceni.Ovo pomeranje premijere penryn-a za 12. novembar umesto za sam kraj godine, ili kad vec, pa sad i Nehalem koji je blizi sredini nego kraju naredne godine - taj Intelov doubletime mi izgleda kao zmija koja davi zabu. Amd ce ponovo morati opasno da smanji profit marginu, i ne znam da li ce preziveti ovo iscrpljivanje uz sve finansijske probleme. U narednih godinu dana cemo se , verovatno, nagledati jeftinih, a modernih procesora iz Intela ili Amd-a, sto je sjajno; ali ako Amd rikne...nece proci dugo pre nego sto pocnemo ponovo da kupujemo skupe Intelove procesore. Jednodstavno, ljudi, neko mora da zaustavi Intel 😀

 

[DeanXP]

2 Socket Nehalem = 16 threads 🙂

SMT moze u letu da se ukljucuje/iskljucuje po jezgrima.
8MB shared cache - 2MB/core, sto je manje nego 3MB/core kod Penryn-a - to je doprinos IMC-a.
A sam IMC je 3 channel DDR3. Zanimljivo.

 

[delimir]

Ah da, integrisani DDR3 kontroler + po prvi put triple channel (eto i Intel ima nesto triple 🙂 ) uz poslovicno brz L2 kesh kod Intel procesora definitvno bi trebalo da donese dobre performanse. Nisam uopste primetio da zaparavo Nehalem ima manje L2 kesha, znaci da IMC deluje 🙂

Mada, onih 700 miliona tranzistora je uzasno mnogo, posebno sto sve to treba naterati na visok radni takt. Valjda ce kroz Penryne da uhodaju 45nm proces i spreme ga za ovaj monster-chip.