@parafora
Sinak, toliko si se izlupetao ovde da je to strahota. Ajde prvo idi nauči osnovne stvari pa onda drži predavanja. Mislim, izvini što ja ovako đonom, al' stvarno ga bre pretera.
ako ti je FSB 1333 onda ti je Bus 333 a cpu (u zavisnosti od mnozioca) recimo 2.67 (x8, ovo sam izabrao jer je ovo moj slucaj)..
ukoliko ti je memorija na 667ddr (onda radi na 333) onda ti ona radi 8x sporije od procesora tj moguce je da prodje najvise 8 taktova dok bi neki zahtev za R/W u memoriju mogao da pocne da se obradjuje
Iz ovoga se vidi da nemaš ni predstavu o osnovnim principima rada računarskog sistema.
Ne možeš tek tako direktno porediti radni takt procesora i memorije, to je čista budalaština... Da sam neki, pa da ti kao kontra argument dam činjenicu da je procesor 32-bitni, a memorija 64-bitna... :d A šta ćemo tek sa 128-bitnim SIMD instrukcijama? :d Naravno sve ovo je besmisleno, jer poredimo babe i žabe.
DDR2-667 radi na 166 MHz, ako baš hoćeš da budemo egzaktni, ali joj je interfejs klokovan na 333MHz, te obezbeđuje 667MT/s, iliti teoretskih 5333 MB/s po kanalu. A sve to pri trajanju ciklusa od 6ns.
FSB je magistrala preko koje procesor komunicira sa memorijskim kontrolerom i drugim komponentama severnog mosta. Pri nominalnih 1333, ona realno radi na 333MHz ali šalje po četiri paketa u taktu. To joj međutim ne smanjuje latenciju, jer je trajanje jednog ciklusa (zahteva) idalje 3ns.
Tvoja "matematika" u kojoj porediš takt procesorskog jezgra i memorijske I/O magistrale u ovom kontekstu nema veze sa životom.
pretpostavljam da ti parametri o kojima govoris ubrzaju sam pristup memoriji (tj brze procitaju ili upisu podatak) ovo vreme cekanja i dalje ostaje toliko koliko je... cinjenica je da i prefatch i kesiranje smanjuju broj upita u samu memoriju, ali je opet taj broj isti radila ona sinhrono ili asinhrono, tako da mislim da za njih nema mesta u ovoj polemici...
naravno, sve ovo sto ja govorim mozda uopste ne stoji 🙂
Naravno da ne stoji. A čim su za tebe to "
ti parametri", nemamo šta da pričamo...
Proces očitavanja podatka iz memorije ima više faza (RAS, CAS, CS, WE, DQ...) i svaka traje određeni broj taktova. Na višim frekvencijama se smanjuje vreme trajanja jednog takta, ali se zato mora povećati broj taktova potrebnih za tu operaciju jer su vremena stabilizacije signala u logičkim kolima ograničena tehnologijom izrade i implementacije. Drugo, čipset sam spominjao zato što si ti do besvesti banalizovao problematiku, zaboravljajući na memorijski kontroler koji se nalazi u severnom mostu i koji zapravo radi sa memorijom, dok CPU komunicira sa njim kroz FSB. Uostalom, CPU gotovo nikada ne pristupa RAM-u direktno, već se obraća jedinici za memorijski menadžment, koja preko TLB-a (translation lookaside buffer) pribavlja podatke koji se, optimalno, već nalaze u L2 kešu.
Ako želiš da uđeš u suštinu problema, analiziraj arhitekturu i rad memorijskog kontrolera u severnom mostu, mada se tek nešto malo da saznati iz Intelove dokumentacije, pa je empirija jedina prava stvar...
i jos nesto... da li mislis da bi mi sistem brze radio ako bih spustio memoriju na 1ghz sada je na 1066? ovo pitam jer sam mozda sve vreme bio u zabludi
Zašto bi sistem radio brže ako memoriji smanjiš takt za manje o 1%? Da li bi ti to omogućilo smanjenje latencije ili bi pak memoriju dovelo u sinhronizaciju sa FSB-om? Ako da, sasvim sigurno da bi dobio na brzini.
i da, mogao bi malo da pojasnis ovo sa dubinom pajplajna i njegovim uticajem.. secam se da sam to nekada ucio na faksu ali se sada ne mogu tacno setiti zasto bi zbog kraceg pajplajna ddr667 na 3-3-8 radio brze...
pozdrav
Kada dođe do promašaja u predikciji grananja i procesor shvati da je spekulativna obrada propala, tj da je krenuo pogrešnim putem, mora da isprazni i ponovo napuni ceo pajplajn sa ispravnim instrukcijama. To se dešava relativno retko (u 1 do 2 % slučajeva), ali kada se desi ume skupo da košta jer se protraći gomila procesorskog vremena na čekanje podataka iz memorije. (E vidiš, ovde ima smisla povezivati radnu frekvenciju CPU-a u odnosu na latenciju memorije, u računici koliko ćeš taktova izgubiti na čekanje novih podataka).
Za razliku od dubokog, kraći pajplajn zahteva manje instrukcija/podataka da se napuni, te je kod njega sirovi propusni opseg memorije manje bitan nego latencija. Kod NetBurst-a je situacija upravo bila obrnuta. Duboki pajplajn je zahtevao brzi transfer velikih količina podataka, te je i drastično profitirao od povećanja L2 keša, dok se sama latencija memorije dala maskirati povećanim propusnim opsegom.